b站《百闻牌》相关视频,播放量最高的1000个视频数据(2020.11.1) 数据集包含字段: 标题 标题_链接 图片 视频时长 关键词1 播放量 时间 作者_链接 作者 bilibili_百闻牌_热门TOP1000.csv
2021-12-21 16:01:25 74KB 数据集
1
里面有夏宇闻老师的课件ppt,及语法详解和应用
2021-12-15 16:08:10 1.24MB verilog hdl语言
1
Verilog HDL数字设计与综合 夏宇闻译(第二版).rar Verilog HDL数字设计与综合 夏宇闻译(第二版).rar
2021-12-12 16:24:32 91KB Verilog HDL数字设计与综合
1
包括:问题定义、系统分析、架构、概要设计、详细设计、测试等!
2021-12-07 14:06:33 14.91MB 架构
1
Verilog数字系统设计教程1465523023 100% 1731 夏宇闻verilog视频01 硬件描述语言概述itweng 94% 3423 夏宇闻verilog视频02 Verilog HDL有什么用处itweng 100% 2790 夏宇闻verilog视频03 学习FPGA选择verilog还是vhdlitweng 92% 2612 夏宇闻verilog视频04 FPGA设计中如何避免冒险竞争itweng 100% 2630 夏宇闻verilog视频05 Verilog中行为级和RTL级itweng 100% 2583 夏宇闻verilog视频06 Verilog模块的编写和验证itweng 100% 2583 夏宇闻verilog视频07 modelsim和quartus的使用itweng 100% 2429 夏宇闻verilog视频08 Verilog模块的基本构成要素itweng 100% 2362 夏宇闻verilog视频09 Verilog模块中的信号itweng 100% 2276 夏宇闻verilog视频10 Verilog中reg和wire的不同点itweng 100% 2294 夏宇闻verilog视频11 Verilog中阻塞与非阻塞itweng 100% 2205 夏宇闻verilog视频12 FPGA中数字系统的构成itweng 100% 2147 夏宇闻verilog视频13 Verilog中两种不同的赋值语句itweng 100% 2184 夏宇闻verilog视频14 FPGA设计中时序逻辑设计要点 夏宇闻verilog视频15 Verilog模块的种类和用途itweng 100% 1494 夏宇闻verilog视频16 为什么Verilog能支持大型设计itweng 100% 1415
2021-11-22 11:38:08 114B 夏宇闻 Verilog 视频
1
闻怡洋vc教程(基础和专题) 闻怡洋vc教程(基础和专题)
2021-11-17 21:25:50 1.15MB VC
1
Visual C++MFC入门教程 闻怡洋
2021-11-17 21:19:48 1.17MB C++MFC入门教程 Visual 闻怡洋
1
针对VC开发的初级使用者和刚入门的开发者而编写。同时也要求读者具有C/C++语言基础。
2021-11-17 21:11:11 1.12MB MFC VC C++
1
Verilog数字系统设计教程(第2版)-夏宇闻 北京航空航天大学出版社
2021-11-15 22:14:51 9.54MB verilog 夏宇闻
1
闻亭仿真器的驱动TDS560usb_plus_ccs33_SR12
2021-11-11 17:26:31 7.24MB 闻亭TDS560
1