基于51单片机数字频率计设计项目文件

基于VHDL的数字频率计的设计 论文 VHDL 数字频率计 EDA MAX+PLUSⅡ

本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。

介绍了一种运用FPGA开发软件Quartus Ⅱ设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0. 1%

本程序基于VHDL语言设计的数字频率计，对于外部的频率能够进行测试并且显示至数码管上，内部包含全部源程序（已经经过硬件仿真）和主要文件波形仿真。对重要程序带有注释，对于我对程序的解析能够快速的了解整个程序的设计过程。

简介: 频率计作为一种基础测量仪器。它主要由信号输入、放大整形、分频、单片机控制模块、驱动显示电路等组成。本设计以STC80C51单片机作为控制核心，使用它内部的定时/计数器，实现对待测信号的频率的测量。设计过程中，频率计采用外部10分频，以便测量1Hz~1MHz的信号频率，并且实现量程自动切换。显示部分用74LS245驱动，使用四位共阳极数码管显示数据。本设计采用单片机技术，使得设计具有很高的性价比和可靠性，改善了传统频率计的不足，它具有测量精度高、测量省时、价格便宜、使用方便等优点。 仿真电路图及结果: 附件内容截图:

数字频率计设计(PCB图+电路图+源程序)-课程设计.doc

本项目以现场可编程逻辑门阵列FPGA为核心，基于等精度测量频率的原理，利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信，将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示，充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力，使两者有机地结合起来。 系统硬件采用两通道进行输入，利用OPA847小信号放大、TLV3501比较整形，得到FPGA能够顺利读取的频率的信号。为减小高频测频信号的耦合干扰和信号衰减，将放大整形电路进行PCB设计，经测试，整形输出方波波形很正，能为后面FPGA提供很好的测试信号。 经过整体测试，本设计能够满足题目所有的要求。

基于FPGA的数字频率计设计，Xilinx ISE工程代码，南京大学数字系统实践课程内容

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。本文所设计数字频率计是用数字显示被测信号频率的仪器,它主要由四个部分组成:时基电路,计数电路,控制电路和显示电路。本数字频率计使用测频法，由时基电路提供时基信号，在高电平测量数据，低电平处理数据，通过控制电路，实现对计数器的译码锁存与清零作用,从而达到测频目的。