基于fpga的数字锁相环设计 毕业设计论文 里面详细的介绍了锁相的概念和全数字锁相环的实现！！

锁相环 (PLL) 的理论与研究日趋完善，应用范围遍及整个电子技术领域，如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。 随着集成电路技术的发展，集成锁相环和数字锁相环技术日趋成熟，不仅能够制成频率较高的单片集成锁相环路，还可以把整个系统集成到一个芯片上去，实现所谓的片上系统 SOC 。 因此，可以把全数字锁相环路 (ADPLL) 作为一个功能模块嵌入 SOC ，构成片内锁相环。这里在简单介绍片内全数字锁相环系列结构的同时，给出一种智能控制捕获范围中全数字锁相环（ ADPLL ）的设计方法，并进行仿真和实践验证。

应用于GSM的快速锁定全数字锁相环设计，秦鹏，金晶，本文提出了一种应用于GSM（全球移动通讯系统）的快速锁定全数字锁相环。针对快速锁定的要求，本文提出了将频率控制字预检测技术与

附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL 附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL

用FPGA实现数字锁相环.7z

在介绍数字锁相环基本原理的基础上，给出了一种数字锁相环位同步提取电路设计方法，并通过设计仿真，验证了设计的正确性。

FPGA实现PLL全数字锁相环 全部代码

原版代码，可以运行。供做DPLL研究开发的朋友们参考借鉴。

附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL

介绍了全数字锁相环工作原理，如何设计数控振荡器以及FPGA内部实现的功能结构等