基于quartus的FPGA/CPLD数字系统设计实例的源码
2019-12-21 18:57:31 12KB 基于quartus
1
完成了FPGA的倒计时器的开发,内含分频模块,主控模块,倒计时模块以及显示输出模块。
2019-12-21 18:54:15 2.03MB 倒计时器 FPGA
1