verilog单周期处理器（目前无流水线）（risc-v）

985,211高校计算机组成原理课程设计的讲义，本节内容主要是介绍单周期数据通路。

1 包含每个部分的单独源代码及其整体代码

单周期控制BoostDC／DC变换器分析与设计.zip

基于MIPS指令的单周期CPU的课程设计，在Xilinx ISE14.6 环境下运行

MIPS处理器的verilog实现，这里是单周期的运作方式，流水线的运作方式后续放出。工程是ISE编辑的。

8指令单周期MIPS CPU设计 1、单周期硬布线控制器 2、单周期 MIPS（硬布线）

这是一个基于MIPS指令集的单周期CPU涉及代码，设计思路和通路图均在博客中，欢迎阅读

RV32I单周期Logisim仿真 描述 该存储库包含在称为Logic Simulator上的RISC-V单周期32位处理器仿真 该电路包含两个RAM MAR（存储器地址寄存器）的32位ALU，32位数据总线，16KB ROM / RAM，12位地址总线。 寄存器文件包含32个寄存器，数据宽度为32位。 用于验证所有电路组件的故障排除代码。 零件 ALU 注册文件 内存地址寄存器 立即生成 控制单元 类型解码 控制解码 内存 分支电路 程序计数器 在指导下 先决条件工具 Logisim软件 金星在线模拟器 Github 设计程序 首先，学习RV32I指令集体系结构的基本指令并学习其功能。 要了解后端工作方式，请使用Venus Online RV32I Simulator。 该模拟器有助于更快地掌握指令背后的工作。 在Logic Simulator软件上，首先从程序计数器和存储器地址

单周期控制BoostDC_DC变换器分析与设计