16位乘法器芯片verilog设计实验Quartus9.1工程源码+设计说明文件,可以做为的学习实验设计参考。
module mux16(
clk,rst_n,
start,ain,bin,yout,done
);
input clk; //芯片的时钟信号。
input rst_n; //低电平复位、清零信号。定义为0表示芯片复位；定义为1表示复位信号无效。
input start; //芯片使能信号。定义为0表示信号无效；定义为1表示芯片读入输入管脚得乘数和被乘数，并将乘积复位清零。
input[15:0] ain; //输入a（被乘数），其数据位宽为16bit.
input[15:0] bin; //输入b（乘数），其数据位宽为16bit.
output[31:0] yout; //乘积输出，其数据位宽为32bit.
output done; //芯片输出标志信号。定义为1表示乘法运算完成.
reg[15:0] areg; //乘数a寄存器
reg[15:0] breg; //乘数b寄存器
reg[31:0] yout_r; //乘积寄存器
reg done_r;
reg[4:0] i; //移位次数寄存器
always@(posedge clk)
begin
if(!rst_n) begin
areg <= 16'h0000;
breg <= 16'h0000;
done_r <= 1'b0;
yout_r <= 32'h00000000;
i <= 5'd0;
end
else if(start) //启动运算
begin
if(i < 5'd21) i <= i+1'b1;
if(i == 5'd0) begin //锁存乘数、被乘数
areg <= ain;
breg 5'd0 && i < 5'd16) begin
if(areg[i-1]) yout_r = {1'b0,yout[30:15]+breg,yout_r[14:1]}; //累加并移位
else yout_r >1; //移位不累加
end
else if(i == 5'd16 && areg[15]) yout_r[31:16] <= yout_r[31:16]+breg; //累加不移位
else if(i == 5'd18) done_r <= 1'b1; //乘完成标志位置位
else if(i == 5'd20) done_r <= 1'b0; //乘完成标志位清除
end
else i <= 5'd0;
end
assign done = done_r;
assign yout = yout_r;
2021-12-02 18:02:46
521KB
单片机重要设计思想分层与时间片轮 里面包含两个文档
分层的思想，并不是什么神秘的东西，事实上很多做项目的工程师本身自己也会在用。看了不少帖子都发现没有提及这个东西，然而分层结构确是很有用的东西，参透后会有一种恍然大悟的感觉。如果说我不懂LCD怎么驱动，那好办，看一下datasheet，参考一下阿别人的程序，很快就可以做出来。但是如果不懂程序设计的思想的话，会给你做项目的过程中带来很多很多的困惑。.....
2021-12-01 14:31:39
16KB
1
压缩包中包含一级河流及水资源分区shp文件，一级河流，水资源分区包括9大分区，可直接导入arcgis，进行相关空间分析。
2021-11-30 22:24:06
1.41MB
1
预制破片战斗部破片初速计算公式，印立魁，蒋建伟，为准确计算预制破片战斗部破片的初速，针对周向紧密排列的扇形、立方体、柱形、球形等破片类型的结构，采用 AUTODYN软件对其爆炸驱�
2021-11-30 21:23:06
423KB
1
662k芯片的原理图
低压差， 具有过流和短路保护的 CMOS 降压
型电压稳压器。这些器件具有很低的静态偏
置电流（ 8.0μA Typ.），它们能在输入、输出
电压差极小的情况下提 300mA 的输出电流，
并且仍能保持良好的调整率。由于输入输出
间的电压差很小和静态偏置电流很小，这些
器件特别适用于希望延长有用电池寿命的电
池供电类产品，如计算机、消费类产品和工
业设备等。
2021-11-30 17:18:21
659KB
1