帧同步算法通过检测帧头信息，使接收机从接收数据流中提取帧起始时刻和初始频偏，以引导解调环路恢复出有效数据。本文首先简要介绍了基于相关的经典帧同步算法原理，然后分析了信道环境对相关性能的影响，最后详细描述了一种经过改进的精确帧同步算法及其FPGA实现结果。该算法综合采用了分段本地相关、分段延迟相关和动态检测门限，有效解决了在大频偏和强噪声环境下的捕获虚（漏）警问题，并通过过采样和平滑提高了帧起始时刻与初始频偏的捕获精度，使解调环路锁定更快。测试表明，该算法复杂度适中，在低信噪比、高频偏环境下也具有优异性能，适合应用于卫星通信接收机。

DDR2控制和FPGA实现，某人论文，值得借鉴

FPGA实现差错控制编码技术，一篇值得看的论文，值得看。

在本次提交中，均值滤波器算法是使用 HDL 编码器设计的。这项工作背后的主要动机是生成自动 VHDL 代码，用于高效的 FPGA 实现 MEAN 滤波器，该滤波器在许多计算机视觉算法中使用，并作为许多图像处理的子系统以硬件实现为目标的系统。

随着MIL-STD-1553B总线在航空航天和军工领域的广泛应用，为了降低该总线的应用成本和提高应用开发的灵活性，设计并实现该通信协议的曼彻斯特编解码器。通过分析1553B协议和曼彻斯特II型码编解码原理，确定出编解码器的整体框架，利用ISE14.1开发环境和Verilog HDL硬件描述语言对其设计实现，通过ISE Simulator和XST进行时序仿真和综合优化，仿真结果验证了设计方案的逻辑功能，最后在Xilinx Spartan6系列XC6SLX16型号FPGA上进行了实现。在深入分析1553B协议的基础上，对编解码器的工作原理、工作过程、逻辑设计及仿真验证进行详细介绍。

无线通信的MATLAB和FPGA实现[西瑞克斯][人民邮电出版社][448页][2009]

课程设计，利用FPGA实现智能小车设计，实现小车绕线寻迹，避障，花式动作，超声波避障，蓝牙通信等等，代码完整，且有读书报告。

用verilog语言实现流水灯的从左到右的控制，从pll到time_en到water_led的控制连线过程，较为详细的介绍了新建verilog语言。

Verilog I2C 接口 有关更多信息和更新： : GitHub 存储库： : 介绍 I2C 接口组件。 包括带有智能总线协同仿真端点的完整 MyHDL 测试平台。 文档 i2c_init 模块 通过 I2C 进行外设初始化的模板模块。 当一个或多个外围设备（即 PLL 芯片、抖动衰减器、时钟复用器等）需要在上电时初始化而不使用通用处理器时使用。 i2c_master 模块 I2C 主模块带有 AXI 流接口来控制逻辑。 i2c_master_axil 模块 具有 32 位 AXI lite 从接口的 I2C 主模块。 i2c_master_wbs_8 模块 具有8位Wishbone从接口的I2C主模块。 i2c_master_wbs_16 模块 带有 16 位 Wishbone 从接口的 I2C 主模块。 i2c_slave 模块 带有 AXI 流接口以控制逻辑的 I2C

本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FPGA芯片中实现后的仿真结果和测试结果，这些结果表明设计的正确性和可行性。分频器采用VHDL语言编程实现，用户可以自行设置分频器功能，这种分频器设计具有很强的实用性和可移值性。