Quartus 完整的工程，verilog HDL语言编写，引出8位数据总线、3位地址线和读写信号，单片机通过8位并行总线来操作DS18B20器件，DS18B20.V中有使用方法说明

使用verilog编写的自动售货机程序，功能丰富，注释详细，语言规范。有完整的vivado工程，可以打开直接使用。配套赛灵思官方开发板EG01。

FPGA altera时序约束官方资料整理，齐全

Xilinx Spartan 6学习入门资料

PCIE一套齐全，资料的整理花费了很长时间。相信我一定值得。有问题call我。

介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法，通过实例讲解，介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP核的使用方法，DSP Builder与Quartus Ⅱ结合的使用方法。本书的讲解深入浅出，实例丰富，图文并茂，系统实用。 可作为从事数字系统设计的科研人员的参考书，也可作为高等学校电子类专业的EDA实用教材。

前面学习了使用Vivado自带的DDR3示例工程进行DDR3读写测试，利用这个工程又按照应用层和接口层进行了拆分，相对于之前的示例工程来说，有一些难度，经过仿真调试后，也实现了读写测试。后面找到一块电路板，上面有一片FPGA芯片和2片DDR3，准备对DDR3进行全地址测试。         本文就对如何实现电路板上DDR3测试进行讲解，电路板资源可以根据自己手上的资源进行FPGA型号，DDR3型号进行调整，DDR3管脚信号等根据自己手上资源进行匹配。         在此感谢我的朋友们对我的指点和帮助。因作者水平有限，工程中和文档中难免会有疏漏之处，欢迎读者批评指正。

本教程主要是向ISE初学者描述和演示，在XILINX环境中，如何运用VHDL和原理图的方式进行设计输入。

MAXII实现键盘扫描Verilog到吗

MAXII实现16位乘法器Verilog代码