FIR滤波器设计文献集-基于MATLAB的频率采样法设计FIR滤波器.pdf 本帖最后由 zyzhang 于 2012-4-24 18:52 编辑 载自各大数据库希望能帮到大家 基于Matlab的FIR带通滤波器的设计与仿真.pdf 基于Matlab的FIR带通滤波器的设计与仿真 基于MATLAB的FIR滤波器的设计与仿真.pdf 基于MATLAB的FIR滤波器的设计与仿真 基于Matlab的FIR滤波器在DSP中的实现.pdf 基于Matlab的FIR滤波器在DSP中的实现 基于MATLAB的FIR数字高通滤波器分析和设计.pdf 基于MATLAB的FIR数字高通滤波器分析和设计 基于MATLAB的FIR数字滤波器的设计.pdf 基于MATLAB的FIR数字滤波器的设计 基于MATLAB的频率采样法设计FIR滤波器.pdf 基于MATLAB的频率采样法设计FIR滤波器 基于频率采样法FIR数字滤波器的设计.pdf 基于频率采样法FIR数字滤波器的设计 关于信号处理课程设计的源代码详见:数字信号处理课程设计(滤波器 卷积码)
2022-05-20 09:09:31 128KB matlab
1
采用并行分布式算法和MAC算法给出了FIR滤波器的FPGA实现。以32阶FIR滤波器的设计为例,采用Altera公司Cyclone II系列的EP2C35F672C8 FPGA作为硬件平台,通过Modelsim、Quartus II、MATLAB软件平台对设计进行了联合仿真测试分析及验证。结果显示,该设计达到了指标要求,功能正确,资源占用及处理速度均得到了优化。
2022-05-17 23:29:23 300KB FPGA 分布式算法 FIR滤波器 文章
1
FIR滤波器设计文献集-基于MATLAB的FIR数字高通滤波器分析和设计.pdf 本帖最后由 zyzhang 于 2012-4-24 18:52 编辑 载自各大数据库希望能帮到大家 基于Matlab的FIR带通滤波器的设计与仿真.pdf 基于Matlab的FIR带通滤波器的设计与仿真 基于MATLAB的FIR滤波器的设计与仿真.pdf 基于MATLAB的FIR滤波器的设计与仿真 基于Matlab的FIR滤波器在DSP中的实现.pdf 基于Matlab的FIR滤波器在DSP中的实现 基于MATLAB的FIR数字高通滤波器分析和设计.pdf 基于MATLAB的FIR数字高通滤波器分析和设计 基于MATLAB的FIR数字滤波器的设计.pdf 基于MATLAB的FIR数字滤波器的设计 基于MATLAB的频率采样法设计FIR滤波器.pdf 基于MATLAB的频率采样法设计FIR滤波器 基于频率采样法FIR数字滤波器的设计.pdf 基于频率采样法FIR数字滤波器的设计 关于信号处理课程设计的源代码详见:数字信号处理课程设计(滤波器 卷积码)
2022-05-16 12:17:51 203KB matlab
1
基于Matlab的8阶线性FIR滤波器设计,结合系统电路图,利用Matlab设计相关函数的实现,并利用Multisim进行仿真。内含部分源代码,供参考。
2022-05-08 09:52:23 607KB FIR滤波器
1
HAMMING窗 高通 FIR滤波器 时频响应
2022-04-28 16:58:46 953B HAMMING窗 高通 FIR滤波器 时频响应
1
摘 要:介绍了FIR滤波器的基本的线性相位结构及FIR滤波器的抽头系数SD算法编码。给定滤波器的数字指标,用 MATLB设计抽头系数,最后用Verilog HDL语言实现了一个16阶的FIR低通滤波器并在QuartusⅡ上仿真,并对仿真结果与理论值进行比较,波形仿真结果和理论值相吻和,最后将编程数据文件下载到FPGA芯片上。对于不同性能的FIR滤波器,抽头系数是变化的,因此只要对本设计的抽头系数重新在线配置,就可以实现不同的FIR滤波器
2022-04-28 02:27:14 251KB 工程技术 论文
1
本程序基于VHDL语言设计的FIR滤波器,能够调整输入运算的数值,并且将通过FIR滤波器运算后的结果显示到数码管上,能够达到多次数字运算,并且能够分批显示,压缩包带有主要模块仿真图,重要代码的注释。 结合我对程序的分析,能够快速的对整个程序得到一个深入的了解。
2022-04-25 09:04:12 4.98MB 文档资料 fpga开发
1
非常全面的DSP_Build教程,适用于不会DSP_Build的人群,对潘松教程中由于版本问题而造成的编译出错提出解决方案。
2022-04-24 23:11:13 685KB DSP_Build FIR 滤波器 Simulink
1
分布式算术 设计基于分布式算术的 6 抽头 FIR 滤波器,y(n) = a 0 x(n) + a 1 x(n-1) + a 2 x(n-2) + a 3 x(n-3 ) + a 4 x(n-4) + a 5 x(n-5) 使用 Verilog 系数是有符号的,a 0 = 0111、a 1 = 1001、a 2 = 0101、a 3 = 0101、a 4 = 1011 和 a 5 = 0011。 当 x(0) = 1011、x(1) = 0101、x(2) = 1111、x(3)= 0110、x(4)= 1110 时,通过获得 6 位表示的 y(n) 来验证设计, x(5)= 0110, x(6)= 1110, 和 x(7) = 0011。 设计是通过舍入和饱和来实现的。
2022-04-20 17:35:37 11KB Verilog
1
使用DSP进行FIR滤波器设计,包括论文以及源程序,用于毕业设计。
2022-04-18 13:07:49 819KB 毕业论文 fir滤波器 DSP
1