用Verilog实现分频器设计,主要包括偶分频(占空比50%),奇分频(占空比50%),以及半整数分频(比如2.5分频、3.5分频等,占空比不可能为50%,只能接近50%)。 半整数分频采用简单有效的算法,可以实现2.5倍分频以上的所有半整数分频。 提供了设计源代码、测试仿真代码。
2022-12-26 20:54:54 2KB verilog 分频器 数字电路 奇偶分频
1
〖基本要求〗利用数字电路设计一八路抢答器,要求: 1) 允许八路参加,并具有锁定功能,用LED实现最先抢答的队号码,系统设置外部清除键,按动清除键,LED显示器自动清零灭灯。 2)数字显示功能:数字抢答器定时为30S,启动开启键以后要求Ⅰ)定时开始;Ⅱ)扬声器要短暂报警;Ⅲ)发光二极管亮灯;如果在30S内抢答有效,计时结束,30S内抢答无效,系统短暂报警,发光二极管灯灭
2022-12-25 17:57:23 318KB 数字电路, 抢答器
1
本实验利用两位二进制数乘法中乘数各位与被乘数相乘后移位相加的原理,拓展得到两个四位二进制数相乘原理。在max+plus2上进行原理图设计和软件仿真,软件通过后,下载到EPF10K10中,在GW48系列EDA/SOC实验开发系统完成硬件调试。
2022-12-24 18:26:45 397KB 乘法器 数电 maxplus2
1
北邮数字电路与逻辑设计实验报告.pdf
2022-12-22 18:21:52 2.75MB 文档资料
1
数字电路实验指导书与资料 原理介绍很详细,可供参考 1《单管放大》学习资料(电子技术) 2《集成运算放大器》学习资料 3《集成逻辑门与组合逻辑电路》学习资料(电子技术) 4《集成触发器》学习资料(电子技术)
2022-12-20 15:55:43 1.1MB 数字电路 实验指导
1
数制与码制、逻辑代数及其应用、集成逻辑门电路、组合逻辑电路和时序逻辑电路的分析、触发器、半导体存储器、可编程逻辑器件、脉冲单元电路及数模转换技术。
2022-12-17 10:18:01 10.42MB 数字电路 习题答案详解
1
3-8译码器.ms13
2022-12-15 19:25:27 148KB 数字电路
1
5-32译码器.ms13
2022-12-15 19:25:27 217KB 数字电路
1
数字电路课程设计之彩灯循环控制电路 一、实验目的…………………………………………………………………3 二、设计题目与思路…………………………………………………………3 三、总体方案的设计与选择…………………………………………………3 1、总体方案的设计 ………………………………………………………3 2、总体方案的选择 ………………………………………………………4 四、单元电路的设计…
2022-12-13 12:23:59 138KB 数字电路课程设计
1