搜索【Quartus】的结果

基于Quartus II 2.0半导体存储器原理实验

2022-12-06 22:22:49 230KB 组原 Quartus II

1

FPGA任意波形发生器工程文件（quartus II）

基于FPGA的波形发生器，可以产生正弦波、方波、三角波和PWM波，并支持开关切换模式，以及按键调解频率、相位和占空比的功能。

2022-12-02 11:45:14 28.56MB FPGA Verilog quartus

1

Crack_Quartus_Prime_Standard_Pro_15.1_Windows

Crack_Quartus_Prime_Standard_Pro_15.1_Windows quartus15.1破解软件，亲测好用，安全无毒

2022-11-28 16:07:00 188KB Quartus_15.1 Quartus 破解 crack

1

用ip核实现fft verilog语言 quartus

用ip核实现fft verilog语言 quartus。

2022-11-21 20:45:05 27.46MB ip核 fft verilog quartus

1

Quartus II LogicLock 使用教程

Quartus II LogicLock 使用教程，转自一个台湾论坛。

2022-11-18 17:22:11 573KB Quartus LogicLock Logic Lock

1

quartus Crack_QII91_SP2_x86 32位破解

quartus II 91 SP2 破解

2022-11-17 13:52:56 16KB quartus 91 SP2 破解

1

Verilog实现96路信号正交调制解调，通过Quartus实现，含有完整仿真文件

含有完整工程，也可以移植到Vivado复现，该项目包含了完整的Quartus工程以及MATLAB验证和原始数据生成文件，该工程实现了96路信号的正交调制解调，并讲解了包括锁相环，多路滤波器的IP核的配置和使用方法，在同一工程下模拟了正交调制解调的全过程，通过modesim进行仿真，仿真后波形与MATLAB进行对比，波形完全相同，并可以达到万分之六到万分之七的误差，具有很高的完成度，IP核的使用对于初学者可以更快地理解Verilog的时序问题，多路的滤波器对的时序对于初学者有一定的的难度，多花费一些时间理解可以加深对于Verilog的认识

2022-11-15 14:55:55 146.17MB fpga 正交调制解调 Quartus Modesim

1

FPGA Verilog HDL语句写50MHz到100hz分频

简单实用Verilog HDL语句，利用反转实现50MHz转换为100hz,或1000hz,10hz,1hz.改变其中一个参数即可实现。

2022-11-14 09:57:00 224B FPGA Quartus 数字电路

1

FPGA quartus软件仿真一位加法器

利用quartusII9.0编译仿真的一位加法器，适合新人学习参考，学习eda的同学可以拿来参考学习，自己参考设计，有利于加深理解

2022-11-10 22:26:36 77KB eda quartus9.0

1

QUARTUS秒表实验VHDL

秒表实验VHDL 秒表实验VHDL 秒表实验VHDL 秒表实验VHDL

2022-11-02 13:30:55 573KB 秒表，实验，VHDL

1

个人信息

热门下载

最新下载

其他资源