The art of Assembly language 使用的HLA编辑器
windows版
2022-04-11 11:20:00 2.47MB assembly high language level
1
cfa quicksheet level 1
2022-04-09 21:39:54 844KB cfa quicksheet level 1
1
均为pdf格式,都有OCR识别。
2022-04-08 14:04:05 27.2MB CFA 教材 考试
四个HLS入门得例子,Xilinx暑假计划的作业,步骤特别详细,比一众的开发板教程要好的多,里面详细讲解了为什么进行这样的directives,以及这些directives的作用
2022-04-05 18:42:31 6.61MB HLS FPGA ZYNQ PYNQ
1
Vivado Design Suite User Guide High-Level Synthesis。 UG902 (v2018.3) December 20, 2018。 The Xilinx® Vivado® High-Level Synthesis (HLS) tool transforms a C specification into a register transfer level (RTL) implementation that you can synthesize into a Xilinx field programmable gate array (FPGA). You can write C specifications in C, C++, or SystemC, and the FPGA provides a massively parallel architecture with benefits in performance, cost, and power over traditional processors. This chapter provides an overview of high-level synthesis.
2022-03-31 10:02:46 6.54MB vivado hls user guide
1
介绍了在MATLAB(R2006b)环境下,DICOM医学图像格式的阅读、显示及存储方法,使读者能够了解并熟悉如何在MATLAB环境下使用医学图像处理函数,而没有必要再借用其他的图像格式转换。通过分析这些函数,给出了判断DICOM格式的条件及应用时的注意事项,最后用实例证明了在MATLAB环境中,实现复杂医学图像处理和分析的简洁性及高效性。
2022-03-27 23:18:36 87KB MATLAB 医学图像 DICOM格式 level set
1
里面包含了三电平逆变和三电平整流。其中三电平逆变是控制PMSM进行调速控制,该三电平是基于T型三电平IGBT,采用逻辑法三电平SVPWM控制,并具有较好的中点电压平衡控制。
2022-03-26 13:28:45 263KB pmsm svpwm PMSM控制 三电平整流
此提交演示了如何编写具有可变采样时间的 2 级 M 文件 S-Function。 如果样本间周期由另一个输入信号指定(并且可能随时间段变化),则块对输入信号进行采样和保持。 每个步长必须为正,否则会引发错误。
2022-03-22 23:24:21 9KB matlab
1
level set 用于界面捕捉及图像处理等多种应用领域,是比较方便快捷有效的界面捕捉方法。
2022-03-18 16:04:36 8.39MB level set
1
SLog日志记录库-1.8版本22 SLog是用于C / C ++的简单且线程安全的日志记录库,可以轻松控制详细程度,对输出进行标记和着色,记录到文件,即时更改配置参数等等。 安装 可以使用Makefile安装(CMake列表也包含在项目中)。 git clone https://github.com/kala13x/slog.git cd slog make sudo make install 用法 如果要在C / C ++应用程序中使用slog.h ,请在源文件中包括slog.h标头,并在编译项目时使用-lslog linker标志链接-lslog库。 有关更多信息,请参见示例目录。 记录标志 SLog具有自己的日志记录标志,可以控制日志级别并显示带有已标记和彩色输出的消息。 SLOG_NOTAG SLOG_LIVE SLOG_INFO SLOG_WARN SLOG_D
2022-03-18 15:41:21 55KB logger logging verbose verbosity-level
1