Operating Systems Design and Implementation, Third Edition
By Andrew S. Tanenbaum - Vrije Universiteit Amsterdam, The Netherlands, Albert S. Woodhull - Amherst, Massachusetts
Publisher : Prentice Hall
Pub Date : January 04, 2006
Print ISBN-10 : 0-13-142938-8
Print ISBN-13 : 978-0-13-142938-3
eText ISBN-10 : 0-13-185991-9
eText ISBN-13 : 978-0-13-185991-3
Pages : 1080
关于操作系统不错的一本书
2022-11-09 22:58:48
6.39MB
1
张正友标定法基础上的深入理解与实现
2022-11-03 16:39:13
2.49MB
1
Database Systems Design, Implementation & Management, 13th-Carlos Coronel(2018).pdf
2022-11-03 16:03:32
52.29MB
1
这是高级 BGP 添加的“MOAS-LIST”机制的实现。 该机制由赵晓亮转发，用于区分无效 MOAS 和有效 MOAS（Multi Origin AS）。 我修改了 GNU 开源代码 Zebra-0.94 来实现它。
2022-11-01 14:18:21
9.68MB
1
Database Systems：A Practical Approach to Design, Implementation and Management;4th Edition
数据库系统：设计、实现与管理 第四版
2022-10-26 23:12:30
39.21MB
1
TCP IP Illustrated, Volume 2_ The implementation 网络底层协议-全英文资料
2022-10-15 13:03:29
36.17MB
1
pdf所有页面使用FoxitReader和PDF-XChangeViewer测试都可以打开
本资源转载自网络，如有侵权，请联系上传者或csdn删除
2022-10-10 21:33:33
2.16MB
1
该项目是MIMOSA OSA-CBM v3.2标准的实现框架，该框架位于http://www.mimosa.org。 它旨在简化可轻松配置和维护的OSA-CBM兼容模块的创建。
2022-09-27 14:14:13
169KB
1
Implementation Guidance for
FIPS 140-2 and the Cryptographic Module
Validation Program
2022-09-14 14:04:58
3.29MB
1
DDR3控制器的SystemVerilog实现
这是一个小组项目。 该控制器通过符合Micro数据手册规格的状态机结构通过Verilog实现，并连接到预定义的DDR3存储器。 通过专门的测试平台可以成功进行设计验证，并通过SystemVerilog接口将其连接到提供的AHB。
top.sv顶部模块
ddr3_controller.sv ddr3内存控制器
st_defs.svh ddr3_controller.sv的参数，控制器状态
intf.sv连接ddr3_controller.sv和ddr3.v的接口
ddr3.v给定的ddr3内存
1024Mb_ddr3_parameters.vh ddr3.v的给定参数
sg093.v ddr3.v的给定参数
defs.svh ddr3.v的给定参数
2022-08-24 16:32:28
48KB
1