分析了IEEE802.11a中QPSK信号的调制解调原理,给出了一种针对2个支路的FPGA解调的实现方案,并对解调方案进行了软件仿真,得到了正确结果。在此基础上,以EPF10K30AQC208-3芯片作为主芯片,完成了验证调制解调过程的硬件电路设计,并制作电路板硬件实现了该解调过程,经滤波器滤波后从其实部和虚部两路输出得到了正确结果。文中以FPGA为处理器,提出并验证了一种实现物理层中QPSK信号的2个支路解调的新方案。
2022-06-27 08:22:20
272KB
1
本文针对FPGA器件，用EDA工具软件Max+P1usⅡ，设计了一种出租车的计价器，它可以以十进制数的形式，直观地显示出租车行驶的里程和乘客应付的费用，具有一定的实际应用价值。
2022-06-09 11:46:59
352KB
1
通过FPGA的设计 按键切换1920*1080分辨率屏幕 进行横条 竖条 动图的切换 可以用于课程设计，也可用于改编屏幕显示，
2022-06-01 15:26:31
1.09MB
1
描述影响编译器如何实现设计的定时和逻辑约束，如pin分配、设备选项、逻辑选项和定时约束。使用接口规划器原型接口实现，规划时钟，并快速定义一个合法的设备平面布置图。使用Pin规划器在目标设备的图形表示中可视化、修改和验证所有/O分配。
2022-05-25 13:29:21
1.32MB
1
摘要：设计了一种基于FPGA的HDLC协议控制系统该系统可有效利用FPGA片内硬件资源，无需外围电路，高度集成且操作简单。重点对协议的ＣＲＣ校验及“０”比特插入模块进行了介绍，给出了相应的ＶＨＤＬ代码及功能仿真波形图。 关键词：高级数据链路控制； 现场可编程门阵列； 循环冗余码校验 １引言 HDLC（HighLevelDataLinkControl)协议是通信领域中应用最广泛的协议之一，它是面向比特的高级数据链路控制规程，具有差错检测功能强大、高效和同步传输的特点。目前市场上有很多专用的HDLC芯片，但这些芯片大多因追求功能的完备，而使芯片的控制变得复杂。实
2022-05-19 14:23:19
204KB
1