采用slave fifo模式，循环检测端口2FIFO是否有数据，如果FIFO不为空，则将数据传给端口6的FIFO中。此代码较适用于用于FPGA初学者。
2019-12-21 19:57:40
3.12MB
1
基于XILINX fpga的OFDM通信系统基带设计 配套资料
VDHL语言 包含详细注释 实测可用
2019-12-21 19:33:46
4.3MB
1
AX7325_CD FPGA代码part1，由于资源较大，分为4个部分，属于高端FPGA代码。
2019-12-21 19:21:03
250MB
1
AX7325_CD FPGA代码part3，由于资源较大，分为4个部分，属于高端FPGA代码。
2019-12-21 19:21:03
159.15MB
1
AX7325_CD FPGA代码part4，由于资源较大，分为4个部分，属于高端FPGA代码。
2019-12-21 19:21:03
186.56MB
1
AX7325_CD FPGA代码part2，由于资源较大，分为4个部分，属于高端FPGA代码。
2019-12-21 19:21:03
250MB
1
2017年电子设计大赛E题，基于LMS算法的自适应滤波器，使用xilinx芯片编写。仿真成功！只是仿真成功，没有下板调试，做自适应的可以作为参考
2019-12-21 18:50:27
1.53MB
1