主存储器空间的分配和回收先进先出fifo
2022-09-24 17:00:47 100KB visual_c++__fifo
Generic c code for Fifo (first in first out), meant for embedded development. It can point to generic structures.
2022-09-23 17:01:14 2KB out
下面介绍FIFO特征和使用FIFO时SCI的编程。   (1)复位:在上电复位时,SCI工作在标准SCI模式,禁止FIFO功能。FIFO的寄存器SCIFFTX、SCIFFRX和SCIFFCT都被禁止。   (2)标准SCI:标准F24x SOl模式,TXINT/RXINT中断作为SCI的中断源。   (3)FIFO使能:通过将SCIFFTX寄存器中的SCIFFEN位置1,使能FIFO模式。在任何操作状态下SCIRST都可以复位FIFO模式。   (4)寄存器有效:所有SCI寄存器和SCI FIFO寄存器(SCIFFTX,SCIFFRX和SCIFFCT)有效。   (5)中断:FIFO
2022-09-21 22:16:43 152KB SCI的16级FIFO缓冲
1
本程序主要用来进行cy7c68013a,即EZ-USB的从模式数据传输,只要直接把hex文件下载到芯片中去,然后再上位机机上进行数据的读取即可。
2022-09-21 17:06:55 27.91MB slave fifo
1
学习Clifford_E论文之后完成的异步FIFO,可以完成异步时钟下的数据同步
2022-09-20 09:01:14 3KB asynchronous_fifo fifo wwymm 同步
本代码模块是FIRST IN FIRST OUT 环形Buffer技术实现模块。是作者应用于嵌入式底层程序,上位机模块多个项目的成功模块案例。用C语言编写,可以应用于C++/C程序里。 该模块就包含两个文件,使用简单灵活方便。
2022-09-19 17:59:24 3KB FIFO 环形缓冲
1
fifo的使用,在Altera的开发工具
2022-09-15 09:01:50 21KB altera_fifo
FPGA片内FIFO实例,对FPGA片内FIFO进行读写测试
2022-09-15 09:01:43 3.39MB 7系列fpga中flfo fpga fpga_fifo fpga_fifo实例
引言:设计者有时候需要将处于两个不同时钟域的系统对接,由于接口处是异步(会产生setuptime 和holdtime violation,亚稳态以及不可靠的数据传输)的,因此处理起来较同步逻辑更棘手,需要寻求特殊处理来进行接口界面的设计。 (文中给出了两种解决方法,共4页,有彩图。个人推荐阅读)
2022-09-04 10:49:32 149KB 跨时钟域 FPGA FIFO 异步传输
1
sync_fifo.zip,博客对应同步FIFO接口源码(RTL和TB),附带tcl文件,用VCS直接加载即可得到和博客里面一样排序的波形图
2022-09-03 16:37:05 6KB 同步FIFO 源码
1