ZYNQ-7100硬件开发; ZYNQ-7000 MZ7100FB 开发板硬件使用手册20190227_v1.0
2021-08-17 14:07:56 4.76MB FPGA XILINX
1
STM32F103开发板第1部分:开发板硬件资料.7z
2021-08-07 17:02:33 20.05MB stm32
适合刚刚入门的电子工程师
2021-08-03 09:32:19 70.85MB candences
1
TMS320F28234DSP开发板ALTIUM设计硬件原理图+PCB+封装库文件,2层板设计,大小为116*89mm,包括AD设计的原理图和PCB及封装库文件 TMS320F28234最小系统板文档说明 1. 电源部分 系统板供电电源为+5V,电源接插件为2510.DSP核心电压1.9V(150MHz),IO逻辑电平3.3V,模拟部分+5V,其中DSP部分的电源由TPS70302降压后得到,模拟电路电源直接由输入的+5V电源提供。 2. DSP部分 设置有Jtag下载口,复位按键,SCI接口(串口)。并引出32个IO口,8路AD采样接口,4路PWM接口。  IO口 GPIO49 P6_11 GPIO65 P7_14 GPIO40 P9_1 GPIO50 P6_12 GPIO66 P7_15 GPIO41 P9_2 GPIO51 P6_13 GPIO67 P7_16 GPIO42 P9_3 GPIO52 P6_14 GPIO68 P7_17 GPIO43 P9_4 GPIO53 P6_15 GPIO69 P7_18 GPIO44 P9_5 GPIO54 P6_16 GPIO70 P7_19 GPIO45 P9_6 GPIO55 P6_17 GPIO71 P7_20 GPIO46 P9_7 GPIO56 P6_18 GPIO72 P7_21 GPIO47 P9_8 GPIO57 P6_19 GPIO73 P7_22 GPIO80 P9_9 GPIO58 P6_20 GPIO74 P7_23 GPIO81 P9_10 GPIO64 P7_13 GPIO75 P7_24  ADCIN为ADCBIN0至ADCIN8:P5_1至P5_8  SCI为P4,P4_1为DGND,P4_2为SCIRXDB,P4_3为SCITXDB  PWM EPWM2B P8_1 EPWM3A P8_2 EPWM3B P8_3 EPWM4A P8_4 P8_5为AGND 3. 模拟部分 EPWM2A信号经OPA354组成的LPF后,由P21输出至带阻网络。经由带阻网络的信号由P22接至OPA364后,由 ADCINA0采入。 其中P10为PWM信号的测试探针,P12为ADCINA0的测试探针。 均衡后的信号由EPWM1A输出,经滤波后接至50欧负载,P11为测试探针。
cadence原理图设计实例教程,非常好的资料,值得学习珍藏,很好的cadence资料,希望对你的学习和工作带来帮助。
2021-07-27 14:04:35 73.38MB cadence cadence原理图
1
DSP,ARM等嵌入式开发
2021-07-26 20:03:51 1.66MB 创龙 dsp arm
1
ZYNQ-7000 MZ702N 开发板硬件使用手册20181120_v1.2.pdf
2021-07-25 15:01:14 4.06MB zynq
1
EP4CE6E22C8N CYCLONE4E FPGA最小系统开发板Candence Allegro 16.6设计硬件原理图和PCB源文件,包括完整的原理图和PCB文件,可以做为的学习设计参考。
PCIE转千兆网RTL8111H(S)芯片硬件参考设计 Cadence原理图+PDF原理图+芯片数据手册:' RTL8111G_.DSN rtl8111g_.opj RTL8111G_16.DSN RTL8111G_16.opj rtl8111g_series_8111h_series_8118as_series_8106_series_8107_series_reference_schematic_v103.opj RTL8111G_SERIES_8111H_SERIES_8118AS_SERIES_8106_SERIES_8107_SERIES_REFERENCE_SCHEMATIC_V103.pdf RTL8111H(S)-CG_Datasheet_1.7.pdf RTL8111H(S)-CG_Datasheet_1.92 for yexun.pdf RTL8111H(S)_Layout_Guide_1.0.pdf
xilinx K7325t;Kintex MK7325FA开发板硬件使用手册20181120_v1.2
2021-07-04 17:01:58 3.88MB FPGA
1