该资源主要介绍AXI4总线学习过程中的一些思考与整理，同时在写的过程中也参考了知乎CSDN大神的分析，可以作为萌新们入门和了解的材料
2021-03-25 11:09:33
2.28MB
1
主要是基于aurora8b/10b设计的基于AXI4总线协议的读写控制器代码，可封装成IP在bd设计中使用
2021-03-19 20:08:12
5KB
1
AXI4主机从机源码对应分析：
1. 首先主机会在状态机的控制下在四个状态中跳转，分别时IDLE、INIT_WRITE、INIT_READ、INIT_COMPARE，一开始处于IDLE状态，在init_txn_pulse信号的控制下可跳转到INIT_WRITE状态。在INIT_WRITE状态，init_txn_pulse信号只控制了第一次产生start_single_burst_write信号高电平，而后面start_single_burst_write信号高电平的产生主要依靠burst_write_active信号控制
2021-02-23 19:31:49
1.7MB
1
文档可以非常方便地用于FPGA的MIG控制器和ZYNQ上并实现对ZYNQ PS 或者PL的DDR进行读写控制。和官方
的DMA以及VDMA相比， FDMA具备无需驱动程序，只要会FPGA就能读写DDR的简单方便性
2020-12-28 15:47:06
2.89MB
1
Video In to AXI4-Stream v4.0 汉化手册由本人亲自汉化有想要获取可自行下载
2020-01-03 11:25:41
914KB
1
AXI4_master_slave源码对应分析 AXI4_master_slave源码对应分析 AXI4_master_slave源码对应分析
2019-12-21 22:09:28
117KB
1