仿真（7，5）卷积码在AWGN信道下，BPSK调制时的性能。 仿真中利用了matlab提供的卷积吗编译吗的指令

1)模拟AWGN信道 2)模拟AM，FM调制与解调 3)观测AM，FM调制与解调在AWGN信道的抗噪性能 4)完成实验任务和记录实验数据，整理实验结果，完成实践报告 有报告和源程序

低密度奇偶校验码(LDPC码)以其低复杂度的迭代译码算法和可逼近信道容限的性能而成为目前最佳的编码技术之一。本文在对低密度奇偶校验码现有理论研究的基础上，系统地阐述了LDPC码的编译码思想，并对LD PC的译码方法进行了深入的研究。通过LDPC码在AWGN信道中应用的仿真实验，得到了LDPC码优于Turbo码的性能曲线，以及在译码中迭代次数对误码率影响的曲线图，并对实验结果进行了深入的分析。

这个 Matlab 代码传输记录的音频信号，并使用 QPSK 调制通过加性白高斯通道 (AWGN) 传输它。 接收端使用低通滤波器消除噪声来恢复信号。 记录、传输和恢复的信号在时域和频域中绘制。 该代码还计算了恢复信号的功率谱密度。

1).模拟正交幅度调制 2).模拟正交幅度调制在AWGN信道的抗噪性能 3).完成实验任务和记录实验数据，整理实验结果，完成实践报告 有报告和源程序

QPSK在高斯白噪声信道和瑞利信道的误码率以及解调后的星图

产生数字基带信号，加入AWGN高斯白噪声在信道中传输，检测出原始基带信号，并绘制理论和仿真误码率曲线

Matlab代码verilog awgn_boxmuller 一，引言 由Verilog HDL在Xilinx Virtex Ultra-Scale FPGA上实现的Fmax高达320MHz的FPGA的AWGN信号发生器IP。 生成器基于Box-Muller算法，定点处理以及精度分析请参考以下论文： -DU Lee，JD Villasenor，W。Luk和PHW Leong，“使用Box-Muller方法及其误差分析的硬件高斯噪声发生器”，《 IEEE Transactions on Computers》，计算机学报，第55卷，第6期，第659页– 671，2006年6月。 二。 IP核心功能 1.适用于FPGA / ASIC的可综合Verilog HDL设计。 2.Bit精确的matlab定点模型。 3.高精度性能，精确到最后一个单位，最高可达8.15 sigma。 4. Modelsim的最新仿真环境。 三， 性能测试 资源利用率 1767个LUT，915个FF，8个DSP48、2.5个BRAM36k。 （在Xilinx Virtex超大规模FPGA上） Fmax 320MHz，可

它绘制了在 awgn 中使用 bch 码和 bpsk 调制的误码率

AWGN信道中的码率与Shannon限 *