采用verilog语言编写,方波输入,频率范围为1-200KHZ
2021-09-17 10:32:58 5.29MB verilog 数字频率计设计
1
简易数字频率计设计报告--数字电路课程设计报告
2021-09-14 12:40:05 308KB 简易数字频率计设计报告
1
此设计是基于FPGA的频率计设计。压缩包里有详细的项目和设计文档。硬件资料将在“我的资料”里上传。仅供大家下载参考学习。
2021-08-31 15:34:46 3.77MB FPGA、频率计
1
该频率计可以测量矩形波频率,测量结果最多有8位十进制数,但开发板上只有4个数码管,因此,可以用一个开关来切换显示。被测信号也由开发板自己产生,具体的办法是对开发板提高的50MHz的信号进行分频,把信号通过FPGA的一个引脚输出,再送入FPGA上用于输入被测信号的引脚
2021-08-20 14:12:11 1.74MB fpga basys2 数字频率计 Verilog
基于51单片机OLED屏显示的简易数字频率计设计 包含程序Proteus仿真文件
2021-08-09 13:07:53 127KB 51单片机 频率计
使用keil和proteus软件分别进行编程(C语言)和硬件设计,实现基于STM32的数字频率计的仿真。数字频率计测量范围20Hz-20KHz,能够换挡,超量程报警等功能。资源包括报告书和仿真文件。
1
4篇基于DSP设计的复合信号频率计设计论文文档+ AD设计硬件原理图PCB+软件源码资料合, TI大赛优秀设计作品,包括文档及软硬件设计资料,可以做为你的学习设计参考。 复合信号频率计_浙江大学_TMS320F28335 复合频率信号频率计_合肥工业大学_TMS320F2812 复合频率信号频率计_西安交通大学_TMS320F2808 复合频率测试仪_中国地质大学(武汉)_TMS320F2808
本设计使用VHDL语言写的,并在QuartusII 12.0上进行了仿真实验,并在A-C5FB开发板上进行验证。
2021-07-30 20:50:16 801KB VHDL FPGA 频率计
1
以单片机为核心,设计一种数字频率计,它由放大整形电路、分频电路、多路选择器、单片机、显示电路等组成,应用单片机中的定时/计数器和中断系统等完成频率的测量。在整个设计过程中,放大整形电路将非矩形波转化成矩形波,分频电路为了测量更高频率的信号,多路选择器用来选择输入信号,单片机用来测量频率和切换量程等,显示电路用来显示频率值。
2021-07-24 09:04:33 1.97MB 课设
实验目的和要求 1.自主设计实现数字频率计的整体方案,完成功能分割,体会项目的子项目分割操作。 2.进行顶层实体设计与功能仿真,学习仿真操作。 3.学习 DE10-Lite 功能板,并用它实现频率计功能测试。 4.巩固模电、数电所学知识,加强综合能力,提高实验技术,启发创新思想的效果。
2021-07-16 10:55:51 645KB 浙大小学期 嵌入式设计 数字频率计
1