从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：
0. 核心频率约束
这是最基本的，所以标号为0。
1. 核心频率约束+时序例外约束
时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。
2. 核心频率约束+时序例外约束+I/O约束
I/O约束包括引脚分配位置、空闲引脚驱动方式、外部走线延时（InputDelay、OutputDelay）、上下拉
2023-03-14 08:47:53
81KB
1
一、要求：实现多功能数字钟，具备下列功能：
1、数字钟：能计时，实现小时、分钟、秒的显示；
2、数字跑表：精度至0.01秒 比如显示12.97秒；
3、闹钟: 可以设定闹钟，用试验箱上的蜂鸣器作为闹铃；
4、调时：可以对时间进行设定；
5、日期设定：能设定日期并显示当前日期；
6、除调时状态，其他状态均不应影响系统计时。
二、设计方案与设计思路：
整体程序通过例化10个模块后整合形成多功能数字时钟功能，各模块名称以及各模块的作用分别为：
1、总控制模块：用于控制调整时分秒、年月日以及闹钟的模式选择，以及控制三个add按键调整的对象。
2、分频器模块：用于分频得到1Hz计时时钟。
3、时分秒调整模块：处于计时器时分秒调整设置状态时，对应控制模块的三个add按键可以实现对计时器的时分秒数值的设置，并且有按键可以实现对时分秒模块进行设置数值的载入。
4、时分秒变量处理（计时）模块：用于计时，根据分频后的时钟每隔一秒使秒变量加一，满六十向分变量进一，以此类推实现分钟以及小时的进位。
5、年月日调整模块：处于日期年月日调整设置状态时，对应控制模块的三个add
2023-03-12 01:40:09
2.24MB
1
原资料：The Designer’s Guide to Verilog-AMS英文版，资源是翻译过的中文版
2023-03-07 10:33:05
7.44MB
1
LM5574、LM25576为降压型开关稳压器。LM5576输入电压范围为6~75V，内置了75V、170mΩ的N通道MOSFET，LM25576输入电压范围为6~42V，内置了42V的N通道MOSFET，均采用20脚TSSOP封装，适用于直流/直流电源供应系统。
来源:ks99
2023-03-01 16:42:14
93KB
1
GBT 16649.4 2010版识别卡 集成电路卡 第4部分：用于交换的结构、安全和命令,7816.4 2005
2023-02-27 13:32:19
2.48MB
1
器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。
2023-02-21 15:19:05
155KB
1
GZ-2022030 集成电路开发及应用赛项赛题
高职赛项
适合正在准备技能大赛的人群
2023-02-18 16:16:55
29.39MB
1
超大规模集成电路与系统导论习题答案
超大规模集成电路与系统导论习题答案
超大规模集成电路与系统导论习题答案
2023-02-15 23:37:39
1.86MB
1