VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

1.3.1算法案例（辗转相除法）.ppt

1104分数除法的意义和计算法则的习题3.doc

4位定点除法器EDA+verilog+HDL+源代码.rar

Computer Arithmetic - Algorithms and Hardware Designs（带书签），书中详细介绍了数的表示、加减法、乘法、除法、实数算术等算法，对于设计计算单元非常有用

最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示除法运算结果最新单片机仿真 用P1、P0口显示

重庆大学 组成原理 project1 2013 实验报告和完整代码

《分数除法应用题》教案2.pdf，这是一份不错的文件

51汇编多字节加减乘除子程序，及进制转换等子程序 51汇编多字节加减乘除子程序，及进制转换等子程序 51汇编多字节加减乘除子程序，及进制转换等子程序 51汇编多字节加减乘除子程序，及进制转换等子程序

关于DSP除法运算，如果不需要特别高的精度，可以采用查找表的方式，优化除法运算。下面我们就研究一下如何采用查找表的方式加速除法运算。我们以32位单精度float类型除法为例来讲解。