该程序用verilog语言，实现cordic，可以求出cos,sin

这是我学verilog的时候编的，感觉效果不错，可以控制交通灯方向和颜色，

用verilog实现ASK的编码，可以清楚了解其中的原理。

用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar

用Verilog 语言实现alu的设计 用Verilog 语言实现alu的设计

msk调制顶层模块msk_top.v module msk_top(clk_100MHz, clk_2MHz, clk_1MHz, reset,x,msk_out); input clk_100MHz; input clk_2MHz; input clk_1MHz; input reset; input x; output [32:0] msk_out; wire b_i， b_q; wire [15:0] sine, cosine; //调用亟待数据处理模块 S2p s2p( .clk(clk_2MHz), clk_div2（clk_1MHz），reset(reset), .x(x),.b_i(b_i),.b_q(b_q)); //调用I,Q路加权模块iqsin.v Iqsin iqsin( .clk(clk_100MHz)，. reset(reset), .b_i(b_i),.b_q(b_q), .SINE(sine),COSINE(cosine)); //载波调制相加模块 iqmodu.v Iqmodu iqmodu( .clk(clk_100MHz), .i_i(cosine),.q_q(sine),.msk_out(msk_out)); endmodule

Vivado下用Verilog编写的带冒险的5级MIPS流水线设计，包含测试文件

用verilog实现最大公约数，rtl级，包括测试模块

这是用verilog实现交通灯的常规功能

一、 实验目的与要求： 用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。 二、 实验设备（环境）及要求： 在modelsim环境下编写代码与测试程序，并仿真； 在synplify pro下编译，设置硬件并综合。 三、 实验内容及步骤： 1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）; 2、 选择好算法，进行verilog语言编程，再写好testbench并进行编译与功能仿真； 3、 在中进行初步综合； 4、 完成实验报告；