时序逻辑电路,D触发器,JK触发器构成的异步加法器,同步加法器,异步减法器。Multisim仿真电路,里面包含三个电路。
常用集成时序逻辑器件及应用.
2021-04-05 18:07:07 9.67MB 常用集成时序逻辑器件及应用.
基于时间区间时序逻辑的实时系统统一模型检测
2021-03-12 09:08:48 641KB 研究论文
1
关于线性时序逻辑的好资料,适合对于状态空间描述的学习者用。
2021-03-10 22:38:05 101KB 线性时序逻辑
1
时序逻辑与组合逻辑描述方式,Verilog HDL,Vivado仿真。
包含1.十进制计数器实验。2、六分频电路实验。3、移位寄存器实验。 4、多位十进制计数器实验。
2021-03-01 18:02:27 2.01MB Multisim 仿真器 电路 时序逻辑
1
1、触发器逻辑特性验证 2、二分频实验3、利用触发器构成时序逻辑电路
1
EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc
2020-01-03 11:43:53 236KB EDA VHDL verlog FPGA CPLD
1
非常好的软件工程书,国人写的。有完整坚实的理论基础,很难读,很有价值,很被主流认可。
2019-12-21 20:27:36 15.09MB 时序逻辑 软件工程
1
包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器,multisim模拟电路完全正常
1