搜索【数字锁相】的结果

DDS与PLL的matlab实现

DDS和PLL的matlab实现，DDS和PLL的原理简述，程序可以直接仿真，内有仿真图。

2021-08-20 17:50:59 469KB DDS和PLL matlab 数字频率 数字锁相环

1

超前滞后型数字锁相环+verilog

数字鉴相器+数字滤波器+数字压控振荡器，数字压控振荡器时钟频率6倍于输入时钟频率

2021-08-05 14:04:39 769B 数字锁相环 超前滞后型 verilog FPGA

1

智能模值控制的数字锁相环的FPGA设计与分析.pdf

2021-07-13 19:04:37 242KB FPGA 硬件技术 硬件开发 参考文献

基于FPGA的数字锁相环设计与仿真分析.pdf

2021-07-13 18:08:33 190KB FPGA 硬件技术 硬件开发 参考文献

dpll数字锁相环

利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

2021-07-04 15:10:23 652KB verilog dpll

1

全数字锁相环的FPGA设计

本文主要介绍，全数字锁相环的设计方法，并用fpga实现且给出了verilog代码，仅供大家参考学习

2021-07-04 15:05:45 87KB FPGA 数字锁相环 verilog

1

Digital PLL

数字锁相环原理介绍，并配有相关的matlab程序及结果分析。

2021-05-25 16:00:16 1.28MB 数字锁相环

1

三相数字锁相环pscad仿真

三相数字锁相环pscad仿真采用dq变换 PI控制

2021-05-19 15:52:57 24KB pscad 锁相环

1

数字锁相环设计源程序

数字锁相环设计源程序， PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

2021-05-15 17:48:12 118KB 数字锁相环设计源程序

1

verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环（pll）

2021-05-14 15:16:26 198KB verilog fpga pll

1