用VHDL语言开发FPGA的完整流程.pdf,这是一份不错的文件
2022-05-03 12:00:23 9.51MB fpga开发 文档资料 文档
电子专业的考试卷,内容主要是VHDL语言的编程,EDA的基础知识,是期末复习的好材料
2022-05-02 15:48:44 578KB EDA VHDL Word
1
计算机组成原理VHDL语言实现16位ALU实验
1
本资料基于EDA课程中设计CNT9999,可以动态显示在数码管上达到0-9999的动态显示。 其中包含每一个模块代码和仿真波形,基础设定都已设定,内部部分内容存有注释,大家可以自行参考并根据自己实验内容做一定的修改 本
2022-04-26 09:06:07 3.31MB fpga开发
1
ALU的算数运算主要以加、减法为主,至于乘法、除法则可用“移位”配合“加法”的方法加以处理,即可完成运算。虽然逻辑运算的种类很多,但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算,其它的各种逻辑运算都可以由布尔代数化简,只需用AND、OR、XOR、NOT这四种运算便可完成。
2022-04-16 12:21:45 56KB VHDL 4位算术逻辑单元(ALU) 设计
1
卷积码是一种性能优良的差错控制编码。本文在阐述卷积码编解码器基本工作原理的基础上, 提出了在MAX+ P lusÊ 开发平台上基于VHDL 语言设计(2, 1, 6) 卷积码编解码器的方法。
2022-04-14 19:28:43 197KB VHDL 卷积
1
:EDA技术的应用引起了电子产品系统开发的革命性变革。利用先进的EDA 工具,基于硬件描述语言,借助CPLD(复杂的可 编程逻辑器件).可以进行系统级数字逻辑电路的设计。本文以8路抢答器为例,介绍了在Max+plus II开发软件下,利用VHDL语言设 计数字逻辑电路的过程和方法
2022-04-13 10:33:31 141KB 8路抢答器控制系统 EDA CPLD VHDL
1
用四个七段式数码管显示数据,实现动态显示,改变分频系数,可以实现不同的显示效果。
2022-04-11 21:01:10 3KB FPGA VHDL 显示
1
VHDL语言100例详解
2022-04-11 14:07:13 6.38MB fpga开发
Moore状态机和Mealy状态机 Moore状态机的输出只与当前状态有关 次态 逻辑 状 态 寄存器 输出 逻辑 输入 次态 现态 输出 时钟 复位
2022-03-30 22:21:09 802KB VHDL 有限状态机
1