Based on verilog HDL language 4-bit binary multiplier design, its function is fast and reliable to achieve binary multiplication operation.

Verilog HDL数字设计与综合 夏宇闻译（第二版）.pdf

该源码在FPGA上实现BT656格式的输出，将RGB888装换成BT656 ，bt656为720*576.

多功能数字钟代码 基于Basys2实验板 ISE开发环境 verilog 编程语言 实验已经下载验证通过

用Verilog实现阵列乘法器，采用的是流水线的做法

用Verilog HDL设计一个模块，该模块实现了一个4bit的ALU，可以对两个4bit二进制操作数进行算术运算和逻辑运算 　　算术运算包括加法与减法 　　逻辑运算包括与运算、或运算 　　设计一个模块，利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块，从而将两个4bit ALU扩展为一个8bit ALU（详见原理框图） 　　用提供的4bit ALU测试模块对所实现的4 bit ALU进行仿真测试 　　用提供的8bit ALU测试模块对所实现的8 bit ALU进行仿真测试 对8bit ALU测试模块进行完善，对边界情况进行仿真测试（进位，溢出，结果为负数等）

EDA课程设计，完整版，分模块介绍，有程序，时序图仿真结果。关键程序解释详细

用Verilog HDL实现交通灯控制器。

流水灯verilog代码，一个简单工程，适合verilog初学者上手。

HDL CODER 的用户手册，学习hdl coder参考用书，详细介绍了用simulink开发fpga的过程