印能捷5.1－7硬破补丁----------------------------------------------

Java之JDBC连接数据库实现增删改查(2018 使用Dao层实现 完美封装解决硬编码问题) 配置文件 db.properties（保存数据库账号和密码等） 工具类 JDBCUtil.java（抽取公共部分，解决硬编码问题） 用户账号实体类 User.java（私有化数据库t_user表中的id，username，password） 接口类 IUserDao.java（制定增删改查业务） 实现接口类 UserDaoImpl.java（实现增删改查功能） 测试类 UserDaoTest.java（做测试增删改查功能使用）

使用户ffmpeg拉流，NVIDIA显卡进行视频硬解码，opengl做视频帧显示的硬解码demo

wincc7.4sp1亚洲版破解文件，拷贝文件到C:\Program Files (x86)\Common Files\Siemens\Bin 文件夹下用管理员权限运行，设为随系统自动启动。不然指示找不到硬狗

计算机系统结构 流水硬布线控制器设计 有完整的设计过程，值得一看

适用于清华大学的TEC4实验箱，我们的要求是要实现5条控制台指令： PR，KRD，KWE，KLD，KRR 9条机器指令： ADD，SUB，MUL，AND，STA，LDA，JMP，JC，STP 外加中断指令

支持大部分网卡：RTL8168，RTL8168EF，RTL8136，RTL8136EF，RTL8139，ULi5263，ULi5261，SiS，INTEL5266DC，RTL8169，BCM57781，INTEL82579，INTEL82583，INTEL82574_BMC，INTEL82574，AR8161，INTEL217，INTEL210，INTEL217V，INTEL211.32，INTEL211.39，RTL8168DP，AR8171，AR8111GEF，INTEL210.31，INTEL350.151F，INTEL350.1521，INTELX540.1528，INTELX540.1512，INTEL82599.10FB，INTEL82599.10D8，E2201，RTL8111EP，RTL8111FR，INTEL82599EN.1557，INTEL218LM.15A0，INTEL218V.15A1，RTL8111E，INTELX550.15A7，INTEL219V，INTEL219LM，INTELX550.15AC，INTEL218LM.155A，INTEL218V.1559，RTL8111F，RTL8111P. 目录文件: MAC149F ------- MAC修改程序目录 dos71usb.img --- 带USB驱动DOS7.1镜像 UltraISO.exe ----- 软碟通映像文件编辑刻录软件单文件版 使用方法: 1. 准备一个空的U盘，使用 UltraISO 制作DOS盘，运行 UltraISO 打开 dos71usb.img 镜像文件， 点击 【启动】菜单-=>【写入硬盘映像】-=>【硬盘驱动器】中选择U盘盘符然-=>点击【写入】 写入完成后把 MAC149F 目录拷到U盘中，重启电脑。 2. 入进BOSS设置U盘启动(不懂就度娘)重启, 选择第三项加载USB驱动，接下来就是要输入命令啦。 输入 cd mac149f 进入MAC149F目录； 输入 mac c *** 后面的***是你要改新的MAC地址，如：mac c 001132AAAAAA； 提示“PGEFuse is Sucessful！！”表示已经修改成，重启电脑就可以了； 如果不行就再试 macu c *** 或 macu2 c *** ; PS：发现有些可网卡无法使用mac c *** 我朋友的RTL8111f网卡，(自己的可以) 那么你可以 R8111GEF 下的 PG8168.EXE 来进行修改，命令如下： cd r8111gef gb8168.exe /efuse /nodeid *** (***是新的MAC)

支持各类主板集成网卡修改mac地址，做好dos启动盘放入使用

从算法设计到硬线逻辑的实现 复杂数字逻辑系统的VerilogHDL设计技术和方法 夏宇闻 编著 --------------------------------------- 内容简介 ------------------------------- 本书从算法和计算的基本概念出发，讲述把复杂算法逐步分解成简单的操作步骤，最后由硬 线逻辑电路系统来实现该算法的技术和方法。这种硬线逻辑电路系统就是广泛应用于各种现 代通讯电子设备与计算机系统中的专用集成电路（ASIC）或 FPGA。本书着重介绍进入九十 年代后才开始在美国等先进的工业国家逐步推广的用硬件描述语言（Verilog HDL） 建模、 仿真和综合的设计方法和技术。本书可作为电子或计算机类大学本科高年极和研究生的教 材，也可供在数字系统设计领域工作的工程师参考或作为自学教材。 目录--------------------------------- 目录 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 引言 1．1 数字信号处理 1． 2计算（Computing） 1．3 算法和数据结构 1．4 编程语言和程序 1．5 系统结构和硬线逻辑 1．6 设计方法学 1．7 专用硬线逻辑与微处理器的比较 1．8 C语言与硬件描述语言在算法运算电路设计的关系和作用 思考题 第二章 Verilog HDL设计方法概述 引言 2.1.硬件描述语言HDL 2.2.Verilog HDL的历史 2.2.1.什么是Verilog HDL 2.2.2.Verilog HDL的产生及发展 2.3.Verilog HDL和VHDL的比较 2.4.Verilog HDL目前的应用情况和适用的设计 2.5.采用Verilog HDL设计复杂数字电路的优点 2.5.1传统设计方法 2.5.2.Verilog HDL设计法与传统的电路原理图输入法的比较 2.5.3.Verilog HDL的标准化 2.5.4.软核、固核和硬核的概念以及它们的重用 2.6.Verilog HDL的设计流程简介 2.6.1.Top-Down设计的基本概念 2.6.2.层次管理的基本概念 2.6.3.具体模块的设计编译和仿真的过程 2.6.4.对应具体工艺器件的优化、映象、和布局布线 2.7.小结 2.8.思考题 第三章 Verilog HDL的基本语法 引言 3.1.简单的Verilog HDL模块 3.1.1.简单的Verilog HDL程序介绍 3.1.2.模块的结构 3.1.3.模块的端口定义 3.1.4.模块内容 3.2.数据类型及其常量、变量 3.2.1.常量 3.2.1.1.数字 3.2.2.变量 3.2.2.1. wire型 3.2.2.2. reg型 3.2.2.3.memory型 3.3. 运算符及表达式 3.3.1.基本的算术运算符 3.3.2.位运算符 3.3.3 逻辑运算符 3.3.4.关系运算符 3.3.5.等式运算符 3.3.6.移位运算符 3.3.7.位拼接运算符 3.3.8.缩减运算符 3.3.9.优先级别 3.3.10.关键词 3.4赋值语句和块语句 3.4.1赋值语句 3.4.2 块语句 3.4.2.1 顺序块 3.4.2.2.并行块 3.4.2.3.块名 3.4.2.4.起始时间和结束时间 3.5.条件语句 3.5.1.if_else语句 3.5.2.case语句 3.5.3.由于使用条件语句不当而偶然生成锁存器 3.6.循环语句 3.6.1.forever语句 3.6.2.repeat语句 3.6.3.while语句 3.6.4.for语句 3.7.结构说明语句 3.7.1.initial语句 3.7.2.always语句 3.7.3.task和function说明语句 3.7.3.1.task和function说明语句的不同点 3.7.3.2.task说明语句 3.7.3.3.function说明语句 3.8.系统函数和任务 3.8.1.$display和$write任务 3.8.2.系统任务$monitor 3.8.3.时间度量系统函数$time 3.8.4.系统任务$finish 3.8.5.系统任务$stop 3.8.6.系统任务$readmemb和$readmemh 3.8.7.系统任务 $random 3.9.编译预处理 3.9.1.宏定义 `define 3.9.2.文件包含处理`include 3.9.3.时间尺度 `timescale 3.10.小

小波阈值去噪，比较了软阈值，硬阈值及当今各种阈值计算方法和阈值函数处理方法的性能，通过信噪比及均方差的比较，得出各种的算法的优劣