搜索【hdl】的结果

Verilog HDL电梯控制数字系统课设

数字系统课程设计,设计一部4层电梯控制器,使用quartus ii 9.0仿真,FPGA试验箱操作.

2020-01-03 11:23:46 20KB Verilog 数字系统

1

IEEE 1364-1995&2001;&2005; Verilog HDL

Verilog HDL 的三个标准，IEEE 1364-1995, IEEE 1364-2001, IEEE 1364-2005

2020-01-03 11:22:46 6.97MB Verilog Standard IEEE1364

1

最新飞思卡尔Verilog HDL规范.rar

飞思卡尔的Verilog HDL代码规范

2020-01-03 11:19:38 183KB 最新 飞思卡尔 Verilog HDL

1

基于VERILOG HDL的信号发生器

用VERILOG HDL编程实现各种信号波形输出

2020-01-03 11:17:35 1.25MB HDL 信号发生器

1

基于verilog hdl 的波形发生器

基于verilog hdl 的波形发生器，modelsim 仿真，硬件描述语言期末大作业，含工程文件及报告

2019-12-21 22:26:34 294KB verilog hdl modelsim 波形

1

Quartus verilog HDL语言实现qpsk的仿真

Quartus verilog HDL语言来实现qpsk的仿真，可运行，编译，下载。

2019-12-21 22:23:34 3KB quartus verilog qpsk 代码

1

设计与验证Verilog HDL-吴继华

设计与验证Verilog HDL 作者: 吴继华出版社: 人民邮电出版年: 2006-8 页数: 228 有书签，已OCR识别，可高亮。

2019-12-21 22:22:06 14.52MB Verilog

1

verilog hdl vhdl实用例子100个 quartus 2 仿真源程序

2019-12-21 22:21:58 6.95MB veriloghdl vhdl实用例子100个 quartus2仿真 源程序

1

ad_0809 Verilog Hdl

Verilog Hdl硬件描述语言，的ADC0809接口程序。

2019-12-21 22:21:11 140KB Verilog Hdl ADC0809

1

基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

2019-12-21 22:20:52 122KB 基于Verilog HDL设计的多功能数字钟

1