搜索【hdl】的结果

RISC-CPU全部模块Verilog代码

Verilog数字系统设计教程，夏宇闻版，RISC-CPU代码

2020-01-03 11:41:01 3KB CPU code RISC HDL

1

Matlab to HDL FPGA

详细介绍了matlab的m文件，如何转换成FPGA硬件描述语言。

2020-01-03 11:41:00 383KB matlab hdl v

1

Verilog HDL入门第三版

Verilog 开发入门书籍，适合初学者开发学习。内容齐全。

2020-01-03 11:39:55 58.81MB FPGA VERILOG

1

Verilog HDL实现数码管动态扫描

依据数码管的显示原理，实现数码管的动态扫描方法运用Verilog HDL 语言的描述与建模的技巧和方法编程实现了数码管的动态扫描

2020-01-03 11:32:53 3KB EDA 数字电路 数码管扫描

1

基于Verilog的七人表决器工程（包含整个QuartusII工程）

这个是在QuartusII 平台上用VerilogHDL语言写的七人表决器工程，用的是文本输入方式。芯片选的是用的Cyclone II：EP2C35F484I8芯片。其中双击.qpf文件可直接打开此工程；双击.v文件可打开此程序源码；双击.vwf可打开此工程的仿真文件，可以直接仿真结果。

2020-01-03 11:32:46 280KB Verilog HDL Quartus II

1

Writing Testbenches,Functional Verification of HDL Models.pdf

2020-01-03 11:26:50 12.98MB Writing Testbenches

1

Verilog HDL卡式电话计费器设计

卡式电话计费器的源代码以及论文可以实现市话，长途，特话的计时计费，警告蜂鸣

2020-01-03 11:26:04 779KB VHDL

1

Verilog HDL设计与实战配套PDF part_1/2

Verilog HDL设计与实战配套PDF 完整共两部分，这是第一部分用2345好压解压

2020-01-03 11:24:02 200MB 10分

1

Verilog HDL设计与实战配套PDF part_2/2

Verilog HDL设计与实战配套PDF part_2/2 共两部分，这是第2部分，两部分完全下载后，才能用2345好压解压出来

2020-01-03 11:24:02 167MB whl

1

Verilog HDL电梯控制数字系统课设

数字系统课程设计,设计一部4层电梯控制器,使用quartus ii 9.0仿真,FPGA试验箱操作.

2020-01-03 11:23:46 20KB Verilog 数字系统

1