FPGA测频，12864液晶显示。30M方波测频，测占空比，测双方波相位差。verilog

基于FPGA的等精度频率计的设计，特别详细，有程序也有步骤，效果也很好

基于verilog的数字频率计代码仿真和报告

数字频率计1~1MHz,,已经成功，proteus8.0运行，keil4.0版本。希望对你有用哟·

实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ENA : IN STD_LOGIC ; -- 计数使能信号 CQ : OUT INTEGER RANGE 0 TO 15 ; -- 4 位计数结果输出 CARRY_OUT : OUT STD_LOGIC ) ; -- 计数进位 END CNT10 ; 。。。。。

基于89C51的等精度频率计LCD1602显示基于89C51的等精度频率计LCD1602显示

基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。

是本人的一门实验课程课题，通过要求，精心写的一份报告，内附vhdl代码，和模块分析

基于Multisim8的简易数字频率计仿真

实验成功可以用