使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
2019-12-21 18:56:33
823KB
1