此文档为电子档pdf，文档名称为《siliconsmart ACE user guide 2016》。为Synopsys公司的siliconsmart软件的用户手册，此软件主要用于liberate的特征提取，包括标准单元、IO单元、RAM等
2021-09-26 22:00:34
14.75MB
1
综合是前端模块设计中的重要步骤之一，综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程；Design Compiler是Synopsys公司用于做电路综合的核心工具，它可以方便地将HDL语言描述的电路转换到基于工艺库的门级网表。本章将初步介绍综合的原理以及使用Design Compiler做电路综合的全过程
2021-07-19 15:23:31
2.52MB
1
Synopsys lab guide对应的代码
guide
Verification_with_VCS.rar
3.15 MB,
2021-07-05 18:10:16
3.15MB
1
synopsys 官方文档 包含tcl的基本语法，和在DC中的应用；全英文版，关注我的csdn不定时更新章节翻译，DC方面的教程。
2021-05-10 17:33:24
411KB
1
提供了VCS SystemC联合仿真接口的介绍，使VCS和SystemC建模环境可以一起工作，当模拟在Verilog中描述的系统时，VHDL和SystemC语言。文档为2019最新版。
2021-05-09 16:01:20
1.63MB
1
用于安装FPGA开发的Synplify，其综合速度优于vivado和quartus自带的综合器，可以大大加速FPGA开发速度
2021-02-05 20:03:39
927KB
1
eet.cn_SynopsysTools_install_guidance.zip
2021-01-29 23:07:12
580KB
1