只为小站
首页
域名查询
文件下载
登录
用
VHDL设计
一个乒乓球游戏机
用
VHDL设计
一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分,显示,键盘控制。
2021-11-26 13:55:58
14KB
乒乓球游戏机
1
FPGA交通灯
VHDL设计
基于交通灯
VHDL设计
,很实用。对于十字路口交通灯的设计。有红黄绿三种灯,不同的工作状态
2021-11-25 10:52:49
458KB
交通灯
EDA
FPGA
1
基于cyclone2 fpga任意波形发生器
VHDL设计
QUARTUS工程文件+文档说明.zip
基于cyclone2 fpga的任意波形发生器
VHDL设计
QUARTUS工程文件+文档说明: library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity DDS_top is port ( clk:in std_logic; --内部时钟 reset:in std_logic; --复位信号 key5 sclk:out std_logic; --TLC5615 sclk时钟脚 din:out std_logic; --TLC5615 din数据脚 cs:out std_logic; --TLC5615 cs片选 set_waveform_key_in:in std_logic; --波形设置按键 key1 set_f_key_in:in std_logic; --频率设置按键 key2 set_a_key_in:in std_logic; --幅值设置按键 key3 set_p_key_in:in std_logic; --相位设置按键 key4 sin_data:out std_logic_vector(9 downto 0) --输出的波形数据,用于测试 ); end DDS_top; architecture behave of DDS_top is signal set_waveform_line:std_logic_vector(1 downto 0); signal f_control_line:std_logic_vector(20 downto 0); signal a_control_line:std_logic_vector(3 downto 0); signal p_control_line:std_logic_vector(9 downto 0); signal dds_data_out_temp:std_logic_vector(9 downto 0); signal set_waveform_key:std_logic; signal set_f_key:std_logic; signal set_a_key:std_logic; signal set_p_key:std_logic; --DDs模块 component DDS is port( clk:in std_logic;--时钟输入 dds_data_out:out std_logic_vector(9 downto 0);--DDS数据输出 set_waveform:in std_logic_vector(1 downto 0);--设置输出的波形 set_f:in std_logic_vector(20 downto 0);--设置频率 set_a:in std_logic_vector(3 downto 0);--设置幅值 set_p:in std_logic_vector(9 downto 0)--设置频率 ); end component; -- DAC驱动模块 component TLC5615 is port( CLK:IN STD_LOGIC; SCLK:OUT STD_LOGIC; DIN:OUT STD_LOGIC; CS:OUT STD_LOGIC; DATA_IN:IN STD_LOGIC_VECTOR(9 DOWNTO 0) ); end component; -- 按键消抖模块 component key is port( clk:in std_logic; key:in std_logic; key_out:out std_logic ); end component; -- 按键编码模块 component key_coding i
2021-11-24 20:04:33
13.48MB
cyclone2fpga
fpga任意波形发生器
VHDL设计QUARTUS工程
波形发生器VHDL设计
智能饮水机控制器 VHDL 设计思路及代码 FPGA
智能饮水机控制器的VHDL 设计思路及代码 FPGA
2021-11-18 23:24:28
388KB
智能饮水机控制器
VHDL
设计思路及代码
FPGA
1
FPGA开发
VHDL设计
实例程序
FPGA开发
VHDL设计
实例程序 有27个设计实例,包括DA/AD,频率计、电子琴、波形发生、出租车计价器等等
2021-11-16 20:52:14
1.22MB
FPGA
VHDL
实例
程序
1
俄罗斯方块
VHDL设计
此例为俄罗斯方块游戏的硬件描述语言VHDL的设计
2021-11-15 22:02:24
3.67MB
VHDL
ISE
XILINX
俄罗斯方块
1
步进电机的
VHDL设计
方案
自己做的简单的步进电机的VHDL的设计方案!
2021-11-14 19:08:10
56KB
步进电机
1
抢答器
vhdl设计
代码
本人自己用vhdl写的抢答器程序,下载到板子上可以正常工作。
2021-11-10 17:06:35
376KB
抢答器
vhdl
1
基于
VHDL设计
的空调控制程序
代码是在Xlinx IDE上完成的,完整的工程,需要用Xlinx打开
2021-11-07 23:00:21
466KB
vhdl
xlinx
1
用
VHDL设计
乐曲发生器
用
VHDL设计
乐曲发生器,含有原理,奏出简单的音乐
2021-11-05 22:04:46
82KB
VHDL、乐曲发生器
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
YOLOv5 人脸口罩图片数据集
cublas64_11.dll cublasLt64_11.dll cusolver64_11.dll
PSO-LSSVM的MATLAB代码.rar
锁相环simulink建模仿真.rar
狂神说Java系列笔记.rar
模型预测控制MPC(模型预测电流控制,MPCC)的simulink仿真,2016b版本
数据结构课后习题答案
EasyMedia-ui.zip
通过svm cnn knn对高光谱数据集PaviaU进行分类(matlab)
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
《应用非线性控制》(美)斯洛坦著;程代展译(清晰)
2021华为芯片研发岗位笔试题
sqlite运行所需Vc++运行环境,纯净版System.Data.SQLite.dll及SQLite.Interop.dll
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
基于LSTM模型的股票预测模型_python
最新下载
天盾网络验证源码746离线版企业定制版 有壳无壳软件一键加验证
LayoutGroupAnimation:演示如何在Unity UI中为LayoutGroup设置动画
振动力学课堂讲义及习题
城市规划GIS技术应用指南_随书练习数据
高通SA8295P介绍(一).pdf
MachinePrefs.psp (解决Ps某功能闪退)
TestMem5内存条超频压力测试配置文件汇总anta777
psasp7.0版本自带全部算例
MG-SOFT破解版有直接安装即可使用
高通9008模式刷机救砖/固件提取备份所需的Firehose文件合集,已经包括华为,小米,vivo等大厂
其他资源
Qt开发图书管理系统
基于帧差法的运动目标检测程序matlab
Appinventor的2048安卓小游戏,足够简易
浙江大学计算理论复习总结
WHU-RS19 武汉大学深度学习数据集
javacript 计算器
哈工大计算机网络中文ppt
《软件体系结构》期末复习题
windows下调用openssl需要的include和lib
自行车租赁系统 ——前景与范围文档
SVN 客户端 for Mac 破解版
基于单片机的水塔水位控制器设计与制作
Easybcd2.3免安装版
通信知识通信知识通信知识
SAS统计分析与应用从入门到精通 汪海波
三层逆向分析样本,用于安卓学习使用
从运动模式推断认知健康
expert one-on-one J2EE Development without EJB 中文版
Enigmatica2:Enigmatica 2的官方存储库和问题跟踪器-源码
hal:hal为您的Haskell应用程序提供一个AWS Lambda自定义运行时环境-源码
c语言课程设计职工管理系统.zip
JTAG设计规范
NSX_6.4.6.torrent
matlab原理及其工程应用(国外经典教材翻译版)
OpenGL 的 glut, glaux
iconfont icon-bottom
服务器状态检查中...