静态存储器的FPGA实现:verilog HDL编写程序,实现SRAM的读写功能。
2022-05-03 21:48:57 5KB SRAM verilog
1
随着数字信号处理技术的不断发展,大容量可编程逻辑器件的不断涌现,FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中,经常会遇到需要大容量的数据存储的情况,下面我们将针对FPGA中内部BlockRAM有限的缺点,提出了将FPGA与外部SRAM相结合来改进设计的方法,并给出了部分VHDL程序。
2022-04-30 07:33:55 239KB FPGA SRAM 大容量数据
1
下面我们将针对FPGA中内部Block RAM有限的缺点,提出了将FPGA与外部SRAM相结合来改进设计的方法,并给出了部分VHDL程序。
2022-04-30 07:28:46 77KB FPGA SRAM 单片机 文章
1
物联网节点必须在不更换一次电池的情况下运行数年才能最大程度地减少维护工作。对于某些类型的系统,节点只需要很少的电池电量,而依赖于能量采集器来满足长期电力需求,例如太阳能电池阵列或小型蜗轮机。
2022-04-29 21:35:20 167KB SRAM FRAM BQ25570 文章
1
启星·IP项目实践:AHB-SRAM设计与验证 (AMBA 2.0 AHB 可以写入简历)
2022-04-17 11:29:10 59KB AHB_SRAM IP项目 AMBA 启星
1
具有多个失效区域的SRAM良率分析的重要边界采样
2022-04-12 15:46:52 1.66MB 研究论文
1
什么是ROM、RAM、DRAM、SRAM和FLASH及区别
2022-04-10 19:44:51 126KB ROM RAM DRAM SRAM
1
基于AHB总线的SRAM控制器,包含SRAM模型文件 https://blog.csdn.net/zgezi/article/details/106958725#comments_20579664
2022-04-06 02:40:15 11KB sram AHB Verilog
1
基于Chartered 0.35μm EEPROM CMOS工艺,采用全定制方法设计了一款应用于低功耗和低成本电子设备的8×8 bit SRAM芯片。测试结果表明,在电源电压为3.3 V,时钟频率为20MHz的条件下,芯片功能正确、性能稳定、达到设计要求,存取时间约为6.2 ns,最大功耗约为6.12 mW。
1
sram 25616 verilog仿真模型
2022-03-17 21:09:23 3KB sram 25616 仿真模型
1