基于CYCLONE fpga设计的会议发言限时器quartus工程源码+说明文档资料 module time_clock( clk, reset_n, hour_select_key, second_counter_key, second_countdown_key, pause_key, duan, wei ); input clk; //clk:50MHZ时钟输入; input reset_n; //复位信号输入,低电平有效; input hour_select_key; //12、24小时可以调节按键,当为‘1’时为24,‘0’时为12小时; input second_counter_key; //当该按键为‘1’时为秒表计时功能,‘0’时为正常功能; input second_countdown_key; //当该按键为‘1’时为倒计时功能,‘0’时为正常功能; input pause_key; //暂停功能按键,进行秒表计时和倒计时时可以通过该按键进行暂停,‘1’暂停,‘0’继续 output [7:0] duan; //duan:数码管段码; output [7:0] wei; //wei:数码管位码; reg [7:0] duan; //duan:数码管段码; reg [7:0] wei; //wei:数码管位码; reg [24:0] count; //1HZ时钟计数器 reg [13:0] count2; //扫描时钟计数器 reg clk_1hz; //1HZ时钟信号 reg [3:0] miao_ge; //秒个位数BCD码 reg [2:0] miao_shi; //秒十位BCD二进制码 reg [3:0] fen_ge; //分钟个位数 reg [2:0] fen_shi; //分钟十位数 reg [1:0] shi_ge; //时钟个位数 reg [1:0] shi_shi; //时钟十位数 reg [1:0] shi_select_ge; //时钟选择个位数,用于调节时制 reg [1:0] shi_select_shi; //时钟选择十位数,用于调节时制 reg clk_scan; //数码管扫描时钟 reg [2:0] select; //用于扫描时选择显示位码 //**************************************************************************************************** // 模块名称:秒时钟分频模块 // 功能描述: //*****************************************************************
资料包含cyclone iv芯片的引脚定义,数据手册最小系统原理图等等
2021-11-20 18:34:28 10.39MB cyclone IV 引脚定义 数据手册
1
Altera Cyclone II系列FPGA开发板 DE2是一款很适合初学者进行FPGA学习的工具。板子扩展的资源很是丰富,所带光盘内部有较多开发例程供大家参考、学习。
2021-11-19 15:38:30 5.63MB Altera FPGA开发板
1
针对实际项目需求,在充分了解Camera Link接口协议和HDMI接口协议的基础上,给出了基于FPGA的Camera Link-HDMI高清视频转换器设计方案。选用Altera公司的Cyclone IV系列FPGA器件,完成了转换器的电路设计和性能测试。结果表明,图像转换实时性好,色彩和图形无失真,满足设计要求。该方案是一种解决Camera Link-HDMI转换的有效方法,为相似的技术设计问题提供了有益的参考。
2021-11-19 11:26:30 179KB FPGA
1
tlk2501-fpga 从 code.google.com/p/tlk2501-fpga 自动导出 TLK2501 是德州仪器 (TI) 的专用收发器,用于许多传统系统。 它通过 8b/10b 对 16 位并行输入的每个字节进行编码,然后以 2-2.5 GHz 的频率序列化 20 位字。 今天,收发器通常托管在 FPGA 内部。 这个小项目提供了几个 VHDL 类,它们在 FPGA 架构中实现了 TLK2501 发送器和接收器接口,允许 FPGA 直接与 TLK2501 通信。 该接口用于 2011-2012 年大型强子对撞机 ATLAS 实验的触发器升级。 一切都使用 Quartus 11.1 和 Altera-Modelsim 中的 Altera Cyclone-IV FPGA 进行了测试。 请注意,由于 Altera 公司的许可限制,无法包含实际 Cyclone IV 收发器
2021-11-04 16:09:23 22KB VHDL
1
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码,采用自顶而下的设计方法对代码进行综合、适配、功能仿真,最后下载入Cyclone EP2C5T144的FPGA核心板,实现了数字时钟的设计要求。
2021-10-27 16:42:14 2.92MB Verilog 数字时钟 Cyclone
1
常用数电芯片的官方芯片手册汇总。含74HC00、74HC04、74HC20、74HC74、74HC86、74HC138、74HC151、74HC161、74HC194.此外,还包括了Cyclone I、Cyclone II、Cyclone III、Cyclone IV的Handbook
2021-10-22 18:12:32 19.07MB 数电实验 74系列 Cyclone 门电路
1
Cyclone IV 设备手册,主要用于FPGA开发的时候进行参考
2021-10-20 10:56:52 13.81MB Cyclone IV FPGA
1
奥腾的ALTERA CYCLONE IV E的集成库
2021-10-18 17:02:15 733KB CYCLONE IV E ALTERA
1
最新Altera Cyclone IV E 封装库 altium,包含原理图库和封装库 最新Altera Cyclone IV E 封装库 altium,包含原理图库和封装库
2021-10-18 15:55:02 1.08MB altium CycloneIV 封装库
1