这是电子科技大学通信抗干扰国防重点实验室的实验项目。
内含44个VHD文件构成完成的ALU，可完成八位十进制加减乘除
具有溢出、四舍五入、连续运算等功能
自带TestBench
编译环境ISE 14.3
具有相当的参考价值
2021-10-13 20:10:35
59.7MB
1
实验一 算术逻辑单元
１. 实验目的
(1) 掌握运算器的工作原理。
(2) 验证运算器的功能
２. 实验要求
(1)基本要求
设计一个4位的算术逻辑单元，满足以下要求。
①4位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。用3位操作码进行运算，控制方式如下表所示。
运算操作码 运 算 对标识位Z和C的影响
000 result ←A+B 影响标志位Z和C
001 result ←A+1 影响标志位Z和C
010 result ←A-B 影响标志位Z和C
011 result ←A-1 影响标志位Z和C
100 result←A and B 影响标志位Z
101 result←A or B 影响标志位Z
110 result← not B 影响标志位Z
111 result←B 不影响标志位Z和C
②设立两个标志触发器Z和C。当复位信号reset为低电平时，将这两个标志触发器清零。当运算结束后，在时钟clk的上升沿改变标志触发器Z和C的值。运算结果改变标志触发器C、Z的情况如下：加法、减法、加1、减1运算改变Z、C；与、或、非运算改变Z，C保持不变；传送操作保持Z、C不变。因此在运算结束时Z、C需要两个D触发器保持。
③为了保存操作数A和B，设计两个4位寄存器A和B。当寄存器选择信号sel=0时，如果允许写信号write=1，则在时钟clk的上升沿将数据输入dinput送入A寄存器；当sel=1时，如果允许写信号write=1，则在时钟clk的上升沿将数据输入dinput送入B。
2021-09-30 19:22:02
402KB
1
详细的十六位cpu设计实现代码，是对计算机专业计算机原理实验很好的启发模板，Xilinx工程文件，访问内存以及alu等部件
2021-09-05 15:47:32
1.04MB
1