频率计的工作原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率,也就是周期性信号在单位时间内变化的次数。
2021-11-23 09:07:11
431KB
1
频率计的工作原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率,也就是周期性信号在单位时间内变化的次数。
2021-11-22 09:05:10
384KB
1
本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。
2021-10-31 22:19:00
526KB
1
以普中A2开发板为硬件平台，采用测频法和测周法设计的频率计，可以实现低频测周法，高频测频法自动切换，误差控制在2%一下，量程在10-10k，采用LCD1602进行显示，附带c语言和汇编两个版本，汇编性能更加优秀,量程更大
2021-10-13 20:02:04
1.93MB