Unity有限状态机例子
2022-09-28 19:05:20 47KB FSM有限状态机
1
文章结合UART的设计,分析阐述了硬件设计中的有限状态自动机理论;并在分析UART功能特点的基础上,给出了利用有限状态自动机理论进行UART设计的实例。与其他设计方法相比较,利用有限状态自动机理论设计控制逻辑具有直观简单、设计流程短等优点,在EDA技术中必将发挥重要的作用。
2022-09-26 10:16:28 244KB UART 有限状态机 HDL
1
Python有限状态机——transitions https://xercis.blog.csdn.net/article/details/124127799
2022-09-24 22:54:14 47KB python 综合资源 开发语言
1
状态机演示程序。开始时,开始按钮点亮,点击下一步,表示状态的布尔灯顺序点亮,点击下一步,按照状态三、二、一变化。
2022-09-14 22:01:31 15KB demo labview_布尔 labview_状态机
有限状态机设计技术,技术资料,简洁的介绍,加深对状态机编程的理解
2022-09-12 18:41:58 806KB 有限状态机设计技术
1
DDR3控制器的SystemVerilog实现 这是一个小组项目。 该控制器通过符合Micro数据手册规格的状态机结构通过Verilog实现,并连接到预定义的DDR3存储器。 通过专门的测试平台可以成功进行设计验证,并通过SystemVerilog接口将其连接到提供的AHB。 top.sv顶部模块 ddr3_controller.sv ddr3内存控制器 st_defs.svh ddr3_controller.sv的参数,控制器状态 intf.sv连接ddr3_controller.sv和ddr3.v的接口 ddr3.v给定的ddr3内存 1024Mb_ddr3_parameters.vh ddr3.v的给定参数 sg093.v ddr3.v的给定参数 defs.svh ddr3.v的给定参数
2022-08-24 16:32:28 48KB Verilog
1
一个很好的状态机学习文档,貌似是台湾人写的,不错。。。。使用verilog描述的
2022-08-15 15:26:51 177KB FSM 有限状态机 verilog
1
IAR-VisualSTATE-V623.iso为安装包,基于状态机的嵌入式系统开发最好用的工具平台,网上有很多资料可以参考。事件处理机制。安装包中还有一个200多页的开发资料。手把手教你使用。
2022-08-03 09:53:52 87.85MB IAR VisualSTATE 状态机 嵌入式开发
1
订单及其状态机的设计实现.doc
2022-07-13 18:07:08 443KB 技术资料
文档为LabVIEW教程--使用 LabVIEW EE中的状态机结构实现动态复杂流程详解文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,
2022-07-12 20:10:07 1.43MB LabVIEW教程