FPGA时序分析与约束参考工程
2022-04-06 01:42:27 519KB fpga开发
1
1、经典人手verilog设计pdf: Michael D. Ciletti Advanced Digital Design With the Verilog HDL 2、Digital Integrated Circuits by Jan M. Rabaey 3、经典DC综合中文总结pdf: 高级ASIC芯片综合 4、经典STA静态时序分析pdf: Static Timing Analysis for Nanometer Designs 5、CMOS VLSI Design A Circuits and Systems Perspecctive 6、硬件架构的艺术【英】
1
IC设计非常好的资源,介绍逻辑开发的一个重要知识点,时序分析
2022-02-23 13:37:01 2.84MB IC 设计 时序分析
1
时序分析(2010)时序分析(2010)
2021-12-28 13:17:27 2.21MB 时序分析(2010)
1
该资料详细讲解了Vivado的时序分析,为官方正版开源资料,本资料积分便宜、资料优质,更有惊喜在里面,下载不亏!
2021-12-22 11:58:20 10.06MB FPGA Xilinx Vivado XDC
1
网上很多描述SDRAM和DDR原理和时序的文章大多都出自该文档,但是讲的不全面,或者说只是一些片段.让人摸不着头脑,但是该文档从SDRAM说起,一直到DDR2,讲的非常详细,让人容易理解.对于硬件工程师或者是驱动工程师来说是一个不错的资源
2021-12-17 00:16:34 7.03MB SDRAM DDR DDR2
1
This document describes Altera TimeQuest timing constraints and analysis for synchronous and asynchronous interfaces, Including a sample project.
2021-12-14 10:17:18 1.47MB 异步SRAM Timequest 时序分析
1
根据个人工程经验总结的FPGA实用方法,由浅入深,在高速接口设计中绝对实用。
2021-12-14 10:14:43 1.02MB Altera 时序约束 FPGA
1
时序数据分析方法综述,很好的资料! 时序数据分析方法综述,很好的资料!
2021-12-12 17:06:12 722KB 数据挖掘 时序分析
1
Synopsys公司的时序分析工具Prime Time 的中文教程,讲的很详细。
2021-12-10 17:18:02 362KB Prime Time Synopsys 时序分析
1