基于NIOSII处理器的数字钟设计(Verilog DHL 代码)
2021-11-13 14:56:19 370KB NIOSII,FPGA
1
基于EDAVerilogHDL的简易数字钟设计报告,用quartus ii 实现数字电子钟,可以实现 时、分、秒走时,并且可以调整时间,闹钟,整点报时等功能。
2021-11-08 19:30:24 2.98MB verilog hdl 语言编写
1
简易数字钟设计(已仿真)通信工程电子工程 专业 模电实验
2021-10-09 16:41:04 184KB 简易数字钟设计(已仿真)
1
基于FPGA的VerilogHDL数字钟设计-.doc
2021-10-06 11:08:51 376KB 文档
资源内含有,数字钟protues得仿真源文件,仿真视频,仿真实验报告,可运行,可编辑,具有很好得采用价值
2021-09-16 15:18:12 116.58MB protues 数字钟 秒分时日 整点报时
1
用单片机(AT89S52)实现多功能数字钟,该数字钟实现时钟运行,调整,倒计时,秒表功能,且精确度经调试一天的误差在2S内。
2021-09-15 18:15:37 61KB 单片机 数字钟设计 定时器 计数器
1
author:komdec time:20180701 内容:论文、原理图,电路设计和MS11源文件 基于multisim仿真软件的数字电路设计:篮球比赛计时器的设计、 多功能数字钟设计
1
基于单片机的数字钟设计资料制作及测试过绝对可用全套设计及说明材料
2021-08-07 13:02:47 279KB 数字钟
Verilog_实现简易数字钟设计......
2021-07-20 10:50:13 27KB 数字钟设计
1
基于STC89C52单片机的数字钟设计.pdf
2021-07-12 22:03:43 2.3MB 单片机 硬件开发 硬件程序 参考文献