利用Verilog编写的简单8位模型机，具有加、减、与、或功能。有设计思路，以及具体实现。有完整工程，也有文档解析讲解。具体模块有节拍产生器、控制器、算术逻辑运算单元ALU、累加器ACC、地址寄存器MAR、程序计数器PC、数据寄存器DR、存储器ROM、时钟信号源、指令寄存器IR。
2022-12-29 21:15:49
16.62MB
1
1．了解与熟悉基本门电路逻辑功能；
2．掌握门电路逻辑功能的测试方法，验证与加深对门电路逻辑功能的认识；
3．熟悉门电路的外形和管脚排列，以及其使用方法。
2022-12-29 20:19:17
156KB
1
第1关 7段数码管驱动电路设计
第2关 4位无符号比较器设计
第3关 8位无符号比较器设计
第4关 1位2路选择器设计
第5关 8位2路选择器设计
第6关 双向BCD计数器状态机设计
第7关 双向BCD计数器输出函数设计
第8关 双向BCD计数器设计
第9关 双位BCD双向计数器设计
第10关 交通灯核心状态机设计
第11关 交通灯输出函数设计
第12关 交通灯系统设计
2022-12-22 20:45:25
303KB
1