本教程为不可多得的关于verilog HDL学习的精品教程,由夏宇闻老师编制,对于FPGA初学者是本很好的入门教程,值得推荐
1
数字系统设计:Testbench设计.ppt
2022-06-27 14:06:52 2.05MB 数字系统设计
数字系统设计:VHDL可综合性.ppt
2022-06-27 14:06:51 900KB 数字系统设计
数字系统设计基础.zip
2022-06-27 10:04:32 17.41MB 教学资料
数字逻辑设计第2章 数字系统和编码.ppt
2022-06-23 09:08:49 1.32MB 数字逻辑设计
自己做的数字时钟,可以实现小时、分钟、秒。还有调整时间和整点报时的功能,用proteus仿真,调小时时把调小时的开关打开,拨动单刀双掷开关;调分钟同调小时,不调时间时K1和K2处于闭合状态
2022-06-21 16:33:23 116KB 数字时钟
1
FPGA与数字系统设计:实验五 四位多功能移位寄存器的设计.doc
2022-06-18 22:00:07 1.27MB 计算机 互联网 文档
数字逻辑与数字系统:第7章 时序逻辑电路.ppt
2022-06-16 21:00:17 13.21MB 计算机 互联网 文档
数字逻辑与数字系统:第6章 时序逻辑基础.ppt
2022-06-16 21:00:17 9.13MB 计算机 互联网 文档
数字逻辑与数字系统:第5章 组合逻辑电路.ppt
2022-06-16 21:00:16 7.79MB 计算机 互联网 文档