设计一个具有较高安全性和较低成本的通用电子密码锁,其具体功能要求如下: (1) 数码输入:每按下一个数字键,就输入一个数值,并在显示器上的最右方显示出该数值,同时将先前输入的数据依序左移一个数字位置。 (2) 数码清除:按下此键可清除前面所有的输入值,清除成为“0000”。 (3) 密码更改:按下此键时会将目前的数字设定成新的密码。 (4) 激活电锁:按下此键可将密码锁上锁。 (5) 解除电锁:按下此键会检查输入的密码是否正确,密码正确即开锁。 (6) 密码预置:为管理员创建万用密码以备管理。 (7) 系统报警:开锁三次失败后自动报警。
2021-07-13 15:03:21 3.32MB vhdl
1
基于VHDL语言的单片机设计.pdf
2021-07-12 22:03:23 145KB 单片机 硬件开发 硬件程序 参考文献
此代码采用VHDL语言在ISE软件上实现了数字跑表的功能,内部包含分频模块,级联计数模块,使能模块和七段译码模块等等。
2021-06-26 22:14:49 1.99MB VHDL ISE 数字跑表
1
基于VHDL语言,用Top_Down的思想进行设计的 具有时,分,秒计数显示功能,以24小时为计数循环;能实现清零,调节小时,分钟以及整点报时的功能。
1
基于VHDL语言求最大公约数的GCD算法ISE软件实现,用spanten 3E的fpga开发板实现
2021-06-21 13:31:31 239KB VHDL GCD
1
基于vhdl语言的des加密算法采用流水线设计思想
2021-06-17 19:10:48 134KB des加密算法
1
用VHDL语言实现的控制DS18B20构成测温仪表的程序(包含了全部代码,程序结构简单
2021-06-15 18:36:42 821KB vhdl DS18B20 fpga
1
直流电机的PWM控制 基于VHDL语言,详细的设计过程和结果
1
基于VHDL语言的流量计费器,可以设置不同梯度对应的费用,进行分段计费,可用于模拟出租车计费、智能水表等。适用于初学数电、入门FPGA和VHDL。
2021-06-11 09:05:27 309KB 数电 VHDL FPGA quartusii
1
这是一个由VHDL语言实现的60进制的加法计数器的实例代码。
2021-06-06 20:29:46 156KB EDA计数器
1