本科毕业设计用的非常简洁实用的代码,VHDL实现
2019-12-21 21:30:27 1.92MB 频率计 VHDL
1
开发环境为vivado2017.4和Basys3的开发板。其中包括方波信号发生器(1Hz-10MHz可调,分5个挡位,占空比20%-80%可调)。等精度测量法,待测信号占空比和频率信息有数码管显示,按键切换显示。资源非常可靠完整,分数价值远远不止5分。这个也是2015全国电赛的题目,只不过不包括VGA显示部分。
2019-12-21 21:30:13 23.83MB Verilog
1
2015全国大学生电子设计大赛F题一等奖--数字频率计
2019-12-21 21:24:58 579KB 电子设计
1
使用STM32内部的定时器的捕获模式采集输入的PWM波的频率,测量范围在大约1K~100K,精度到整数位
2019-12-21 21:23:01 4KB STM32F103 频率计
1
这是我自己采用STM32的定时器外部计数模式,考虑到了计数溢出中断。开设1s的时钟窗口。数据均通过MATLAB二次拟合处理过,以纠正误差。理论上可以测到1hz-无穷的频率范围(但在本实验中只是测到了1Mhz.对1Mhz以上数据并没进行数据拟合,故认为不在指标内),分辨率为1Hz(因为是开了1s的时间窗口,时间窗口越大,分辨率越高)高精度频率计。避免了输入捕获受输入时钟的大小限制。自己设计的方案。当然数据拟合部分还能分段拟合,精度就更高了。
2019-12-21 21:18:56 2.63MB STM32 频率计 单片机 外部计数
1
高频小信号的放大整形电路,用于基于FPGA等精度测频
2019-12-21 21:18:51 127KB 频率计 高频小信号 放大 整形
1
基于MSP430G2553的简易频率计,内涵设计报告,dxp源文件(原理图哦),以及实现程序。
2019-12-21 21:18:45 1.12MB 简易频率计
1
数字频率计的设计,本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现,包括源代码和实验结果截图,很详细
2019-12-21 21:16:28 6.66MB 数字频率计 EDA数字频率计 频率计 VHDL
1
基于VHDL语言的3位数字频率计 含报告 VHD文件
2019-12-21 21:15:30 165KB 基于VHDL语言 3位
1
Vorilog语言编写的数字频率计测频部分的代码,本人毕业设计测频部分实用代码,绝对有效。系统的时钟频率为100M,包含50M的自检信号。
2019-12-21 21:13:54 6.86MB 数字频率计
1