GITHUB上一个非常好用的SPI开源代码，代码风格极好，注释清晰，结构简单，使用方便，初学者可以作为学习参考，有Verilog和VHDL两个版本。 ------------------------------------------------------------------------------------ // Note: i_Clk must be at least 2x faster than i_SPI_Clk // // Parameters: SPI_MODE, can be 0, 1, 2, or 3. See above. // Can be configured in one of 4 modes: // Mode | Clock Polarity (CPOL/CKP) | Clock Phase (CPHA) // 0 | 0 | 0 // 1 | 0 | 1 // 2 | 1 | 0 // 3 | 1 | 1 -------------------------------------------------------------------------------- // Control/Data Signals, input i_Rst_L, // FPGA Reset input i_Clk, // FPGA Clock // TX (MOSI) Signals input [7:0] i_TX_Byte, // Byte to transmit on MOSI input i_TX_DV, // Data Valid Pulse with i_TX_Byte output reg o_TX_Ready, // Transmit Ready for next byte // RX (MISO) Signals output reg o_RX_DV, // Data Valid pulse (1 clock cycle) output reg [7:0] o_RX_Byte, // Byte received on MISO // SPI Interface output reg o_SPI_Clk, input i_SPI_MISO, output reg o_SPI_MOSI

Verilog HDL 作为两大硬件描述语言之一，拥有很大的用户群。据调查，目前美国有90% 左右的IC 设计人员使用Verilog. 在中国，大概再50%左右的人在使用Verilog。当前数字芯 片设计行业正处于强劲上升时期，风头盖过了几年前的软件设计业，己经成为电子和IT 类 的高薪行业。大量高校毕业生和部分软件设计人员正在不断涌入这个领域。要想尽快在IC 设计领域站稳脚跟，就必须要尽快掌握HDL 语言的设计方法。

Designing digital circuits used to be something that only big companies could afford to do. It used to require creating application-specific integrated circuits (ASICs)—taking weeks or months to produce an actual chip, and requiring piles of cash or wiring together tons of individual chips to perform various logic functions. Then the fieldprogrammable gate array (FPGA) was introduced. FPGAs are programmable logic devices. Unlike an ASIC, the function an FPGA performs is determined at runtime, so an FPGA can be configured to act like just about any digital circuit. However, it wasn’t until recently that the cost of FPGAs has dropped to a point where they are now affordable for even hobbyists.

该文档主要的算法是中值滤波，用于实现去除曲线基线漂移，如心电图或其它医学曲线的基线抖动。

加入VGA模块、PLL锁相环

算法中小数部分到底该如何处理（定点化处理，注意精度问题） 如果求出插值公式中的系数，以及周围四个点的坐标 求出四个点之后，为加快速度，如何将四个点的像素值同时读出

verilog 实现按键检测

基于蜂鸟E203riscv系统的DMA外设代码

xact2systemverilog ipxact2rst ipxact2md ipxact2vhdl 该软件采用寄存器组的IP-XACT描述，并生成可综合的VHDL和SystemVerilog软件包以及ReStructuredText文档。 它仅考虑注册银行说明。 该软件不会生成OVM或UVM测试平台软件包。 在example / tb目录中，有一个有关如何使用生成的包的示例。 用法 pip install ipxact2systemverilog ipxact2systemverilog --srcFile FILE --destDir DIR ipxact2rst --srcFile FILE --destDir DIR ipxact2md --srcFile FILE --destDir DIR ipxact2vhdl --srcFile FILE --destDir DIR

FPU VERILOG IP核。开发文档