利用串口将图片数据传给 SRAM,传完后在从 SRAM 中读取图片数据进行显示。设计包括 SRAM 控制程序、TFT控制程序、串口发送接收和写入。SRAM(静态随机访问存储器)是一种半导体存储器。“静态”一词表明只要有电源供电,数据就会保存,而不会“动态”改变。
2022-09-15 19:15:49 11.81MB FPGA Verilog SRAM TFT
1
system verilog中文版,学习必备!
2022-09-15 15:59:37 380KB system veriolg
1
Nucleo Board SPI example vhdl
2022-09-15 13:01:27 84KB y85e verilog vhdl zip
串口外设实验,利用电脑串口调试工具发送数据到板卡,板卡接收到数据后,再将数据传输回电脑,最后利用电脑串口调试工具显示出传回的数据
2022-09-15 13:01:24 3.06MB 3v7l fpga further6aa verilog
1.领域:FPGA,verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench 2.内容:vivado2019.2平台使用verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP等 3.用处:用于verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench 4.指向人群:本科,硕士,博士等教研使用 5.运行注意事项: 使用vivado2019.2或者更高版本测试,用软件打开FPGA工程,然后参考提供的操作录像视频跟着操作。 工程路径必须是英文,不能中文。
2022-09-14 11:03:20 11.56MB OFDM调制解调 编译码 FFT-IFFT fpga
调制解调、同步、编码、解码都有,已经做过板上验证。需要注意是vivado工程,不过里面代码可以自行移植。
2022-09-12 10:11:26 902.67MB fpga dpsk 调制解调
1
GITHUB上一个非常好用的SPI开源代码,代码风格极好,注释清晰,结构简单,使用方便,初学者可以作为学习参考,有Verilog和VHDL两个版本。 ------------------------------------------------------------------------------------ // Note: i_Clk must be at least 2x faster than i_SPI_Clk // // Parameters: SPI_MODE, can be 0, 1, 2, or 3. See above. // Can be configured in one of 4 modes: // Mode | Clock Polarity (CPOL/CKP) | Clock Phase (CPHA) // 0 | 0 | 0 // 1 | 0 | 1 // 2 | 1 | 0 // 3 | 1 | 1 -------------------------------------------------------------------------------- // Control/Data Signals, input i_Rst_L, // FPGA Reset input i_Clk, // FPGA Clock // TX (MOSI) Signals input [7:0] i_TX_Byte, // Byte to transmit on MOSI input i_TX_DV, // Data Valid Pulse with i_TX_Byte output reg o_TX_Ready, // Transmit Ready for next byte // RX (MISO) Signals output reg o_RX_DV, // Data Valid pulse (1 clock cycle) output reg [7:0] o_RX_Byte, // Byte received on MISO // SPI Interface output reg o_SPI_Clk, input i_SPI_MISO, output reg o_SPI_MOSI
2022-09-11 17:23:33 16KB SPI MASTER VERILOG VHDL
1
Verilog HDL 作为两大硬件描述语言之一,拥有很大的用户群。据调查,目前美国有90% 左右的IC 设计人员使用Verilog. 在中国,大概再50%左右的人在使用Verilog。当前数字芯 片设计行业正处于强劲上升时期,风头盖过了几年前的软件设计业,己经成为电子和IT 类 的高薪行业。大量高校毕业生和部分软件设计人员正在不断涌入这个领域。要想尽快在IC 设计领域站稳脚跟,就必须要尽快掌握HDL 语言的设计方法。
2022-09-11 15:41:04 14.06MB Verilog HDL
1
Designing digital circuits used to be something that only big companies could afford to do. It used to require creating application-specific integrated circuits (ASICs)—taking weeks or months to produce an actual chip, and requiring piles of cash or wiring together tons of individual chips to perform various logic functions. Then the fieldprogrammable gate array (FPGA) was introduced. FPGAs are programmable logic devices. Unlike an ASIC, the function an FPGA performs is determined at runtime, so an FPGA can be configured to act like just about any digital circuit. However, it wasn’t until recently that the cost of FPGAs has dropped to a point where they are now affordable for even hobbyists.
2022-09-10 17:59:55 25.59MB FPGA verilog
1