基于FPGA的DDS信号发生器
自己做的一个DDS信号发生器，基本功能实现，下板验证完成，有输出文件，自己只需要改变管脚分配即可使用。工程简介：
1、硬件：Cyclone Ⅳ系列 EP4CE10F17C8 的FPGA芯片；AN9769的数模转化芯片；LCD12864液晶屏显示。
2、软件：基于Quartus Ⅱ，VerilogHDL硬件描述语言。主要有DDS主模块、赋值、按键控制、按键消抖、按键检测、参数选择、波形选择、LCD显示模块、顶层TOP。
3、内容有：01-工程文件、02-硬件连接、03-设计说明、04-参考资料。
2023-03-17 15:47:07
17KB
1
FPGA小白开发经验与技巧很实用语言简单朴素，很适合最初学习FPGA的人，明白FPGA是什么，怎么用，怎么工作的。来看看吧
2023-03-17 10:45:20
30.27MB
1
介绍了OFDM信号的优点，并分析了其实现原理，提出一种OFDM高性能数字调制器的FPGA实现方案；采用自顶向下的设计思想，将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块，重点论述了FIR滤波器、数控振荡器的实现，用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法，分别实现了各模块的具体设计，并给出了其在QuartusII环境下的仿真结果。结果表明，基于FPGA的OFDM调制器，设计简单，便于修改和调试，性能稳定。
2023-03-16 13:35:33
1.25MB
1
FPGA设计曼彻斯特编解码Verilog源代码
module md (rst,clk16x,mdi,rdn,dout,data_ready) ;
input rst ;
input clk16x ;
input mdi ;
input rdn ;
output [7:0] dout ;
output data_ready ;
reg clk1x_enable ;
reg mdi1 ;
reg mdi2 ;
reg [7:0] dout ;
reg [3:0] no_bits_rcvd ;
reg [3:0] clkdiv ;
reg data_ready ;
wire clk1x ;
reg nrz ;
wire sample ;
reg [7:0] rsr ;
// Generate 2 FF register to accept serial Manchester data in
always @(posedge clk16x or posedge rst)
begin
if (rst)
begin
mdi1 <= 1'b0 ;
mdi2 <= 1'b0 ;
end
el
2023-03-15 22:14:07
10KB