。。。

FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg mdi2 ; reg [7:0] dout ; reg [3:0] no_bits_rcvd ; reg [3:0] clkdiv ; reg data_ready ; wire clk1x ; reg nrz ; wire sample ; reg [7:0] rsr ; // Generate 2 FF register to accept serial Manchester data in always @(posedge clk16x or posedge rst) begin if (rst) begin mdi1 <= 1'b0 ; mdi2 <= 1'b0 ; end el

Vivado调用DDS IP核实现扫频信号

fpga实验内容持续更新。。。

开发环境是vivado2017.2，硬件描述语言是Verilog。这个文件包含了如何配置FMC150的代码。

某天，我用ISE自带的编辑器对它进行打开，发现里面的中文都是乱码。为了解决这个问题，折腾了一段时间。现在来看看是如何解决乱码问题的。

野火开发板fpga学习资料

特权同学深入浅出玩转FPGA,光盘资料，随光盘资料带项目实例

从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：     0. 核心频率约束     这是最基本的，所以标号为0。     1. 核心频率约束+时序例外约束     时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。     2. 核心频率约束+时序例外约束+I/O约束     I/O约束包括引脚分配位置、空闲引脚驱动方式、外部走线延时（InputDelay、OutputDelay）、上下拉

细菌觅食算法，是多年前的算法，可借鉴，有利于其他算法的改进，喷发出新的创新点。