数字时钟verilog程序
拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟，具体要求如下：
(1) 能准确计时，并以数字形式在数码管上显示时、分、秒，（小时按24小时进制）
(2) 具有调节分钟、小时的功能
(3) 具有整点报时功能，即当分钟为00时，要有LED灯显示来表明到了整点
(4) 具有闹钟功能，能自己设计闹钟时间，当时钟时间与闹钟时间一致时（分钟与小时一致，对秒钟无要求），要有LED灯显示表明到了闹钟设定时间
2021-10-24 18:53:02
5KB
1
module rotencoder(A,B,clk,reset,output8,lock,cs);
input clk,A,B,reset,lock,cs;
output[7:0] output8;
reg[15:0] count;
reg[15:0] out_lock;
reg[7:0] output_8;
reg A1,B1,A2,B2,cs1,cs2;
always@(posedge clk)
2021-09-17 16:09:46
157KB
1
Lattice 公司的基于FPGA的PCI接口源代码及Testbench Verilog程序代码，很详细
2021-07-10 00:15:47
943KB
1
用7段共阳数码管显示任意一个4位数的verilog程序，如果你的数码管是共阴极，你知道怎么改。另外，把要显示的数N改成输入，就可以加到其他模块里面去被调用了。
2021-07-08 15:25:09
2KB
1